

(12)特許協力条約に基づいて公開された国際出願

(19) 世界知的所有権機関
国際事務局(43) 国際公開日
2004年2月5日 (05.02.2004)

PCT

(10) 国際公開番号
WO 2004/012199 A1


- (51) 国際特許分類: G11C 11/15, H01L 27/10
 (21) 国際出願番号: PCT/JP2003/009547
 (22) 国際出願日: 2003年7月28日 (28.07.2003)
 (25) 国際出願の言語: 日本語
 (26) 国際公開の言語: 日本語
 (30) 優先権データ:
 特願2002-220161 2002年7月29日 (29.07.2002) JP
 (71) 出願人 (米国を除く全ての指定国について): 日本電気株式会社 (NEC CORPORATION) [JP/JP]; 〒108-8001 東京都港区芝五丁目7番1号 Tokyo (JP).
 (72) 発明者; および
 (75) 発明者/出願人 (米国についてのみ): 杉林 直彦

(SUGIBAYASHI, Tadahlko) [JP/JP]; 〒108-8001 東京都港区芝五丁目7番1号 日本電気株式会社内 Tokyo (JP). 本田 雄士 (HONDA, Takeshi) [JP/JP]; 〒108-8001 東京都港区芝五丁目7番1号 日本電気株式会社内 Tokyo (JP). 嶋村 昇 (SAKIMURA, Noboru) [JP/JP]; 〒108-8001 東京都港区芝五丁目7番1号 日本電気株式会社内 Tokyo (JP). 松寺 久雄 (MATSUTERA, Hisao) [JP/JP]; 〒108-8001 東京都港区芝五丁目7番1号 日本電気株式会社内 Tokyo (JP). 上條 敦 (KAMIJYOU, Atsushi) [JP/JP]; 〒108-8001 東京都港区芝五丁目7番1号 日本電気株式会社内 Tokyo (JP). 志村 健一 (SHIMURA, Kenichi) [JP/JP]; 〒108-8001 東京都港区芝五丁目7番1号 日本電気株式会社内 Tokyo (JP). 森 馨 (MORI, Kaoru) [JP/JP]; 〒108-8001 東京都港区芝五丁目7番1号 日本電気株式会社内 Tokyo (JP).

(続葉有)

(54) Title: MAGNETIC RANDOM ACCESS MEMORY

(54) 発明の名称: 磁気ランダムアクセスメモリ



(57) Abstract: A magnetic random access memory includes magnetic structures for memory cells provided at intersections of a plurality of first signal lines and a plurality of second signal lines arranged vertical to the first signal lines. Each of the memory cells includes a magnetoresistive element having a spontaneous magnetization layer whose magnetization direction is reversed by a magnetic field of a first threshold value function or above is applied. In each of the magnetic structures, a magnetic field generated by applying a magnetic field of a second threshold value function or above is stronger than a magnetic field generated by applying a magnetic field below the second threshold value. A first combined magnetic field generated by a selected first and second signal line is applied to the magnetic structure. The element application magnetic field generated by a second combined magnetic field of the first combined magnetic field and the magnetic structure magnetic field has an intensity equal to or greater than the first threshold value function for the selected memory cells and an intensity smaller the first threshold value function for the non-selected memory cells.

(続葉有)



(74) 代理人: 工藤 実 (KUDOH, Minoru); 〒140-0013 東京都品川区南大井六丁目 24 番 10 号 カドヤビル 6 階
Tokyo (JP).

(81) 指定国 (国内): AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NI, NO, NZ, OM, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.

(84) 指定国 (広域): ARIPO 特許 (GH, GM, KE, LS, MW, MZ, SD, SL, SZ, TZ, UG, ZM, ZW), ユーラシア特許 (AM,

AZ, BY, KG, KZ, MD, RU, TJ, TM), ヨーロッパ特許 (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IT, LU, MC, NL, PT, RO, SE, SI, SK, TR), OAPI 特許 (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).

添付公開書類:

- 国際調査報告書
- 請求の範囲の補正の期限前の公開であり、補正書受領の際には再公開される。

2 文字コード及び他の略語については、定期発行される各 PCT ガゼットの巻頭に掲載されている「コードと略語のガイダンスノート」を参照。

(57) 要約:

複数の第 1 信号線と、第 1 信号線の方角と垂直な方角の複数の第 2 信号線とのそれぞれの交点に設けられたメモリセルに対して磁性体構造体を備え、各々のメモリセルは第 1 閾値関数以上の印加磁場で自発磁化の方角が反転させられる自発磁化層を含む磁気抵抗素子を有し、各々の磁性体構造体は第 2 閾値関数以上の印加磁場により生成される磁場が第 2 閾値未満の印加磁場により生成される磁場より強く、選択された第 1 と第 2 の信号線により生成された第 1 合成磁場を磁性体構造体に印加する磁気ランダムアクセスメモリにおいて、第 1 合成磁場と磁性体構造体磁場との第 2 合成磁場による素子印加磁場は、選択メモリセルに対しては第 1 閾値関数以上の強度となり、非選択メモリセルには第 1 閾値関数未満の強度となるように生成される。

明 細 書

磁気ランダムアクセスメモリ

技術分野

- 5 本発明は、磁気ランダムアクセスメモリに関する。

背景技術

磁気ランダムアクセスメモリ（M a g n e t
10 i c R a n d o m A c c e s s M e m o r y : M R A M）は、高速書き込みが可能であり、且つ、大きな書き換え回数を有する不揮発性メモリとして注目を集めている。

図1は、米国特許（U S P 5、640、3
15 43）に開示される典型的なM R A Mを示す。そのM R A Mは、メモリセル101が行列に配列されたメモリセルアレイを含む。メモリセル101は、X軸方向（ワード線方向）に延びるワード線102と、Y軸方向（ビット線方向）
20 に延びるビット線103との間に介設される。

図2Aと2Bに示されるように、各メモリセル101は、磁気抵抗素子（スピンバルブ）を含んでいる。磁気抵抗素子は、強磁性体で形成されたピン層104及びフリー層105と、ピン層104とフリー層105との間に介設された非磁性のスペーサ層106とを有する。ピン層104は、メモリセル101に所望のバイアスを印加するために、ダイオード107に接合

されていてもよい。非磁性のスペーサ層 106
が極めて薄い絶縁層である場合、磁気抵抗素子
は、MTJ (Magnetic Tunnel
Junction) と呼ばれることがある。強
5 磁性体で形成されるピン層 104 とフリー層 1
05 とは、いずれも、自発磁化 (残留磁化) を
有する。ピン層 104 の自発磁化は、+X 方向
に固定され、フリー層 105 の自発磁化は、+
X 方向または -X 方向に自在に反転可能である。
10 フリー層 105 には、異方性が与えられ、その
自発磁化が X 軸方向に向きやすいように形成さ
れている。

メモリセル 101 は、1 ビットのデータを、
フリー層 105 の自発磁化の方向として記憶す
15 る。メモリセル 101 は、ピン層 104 の自発
磁化の方向がフリー層 105 の自発磁化の方向
が同じである " 平行 " 状態と、ピン層 104 の
自発磁化の方向がフリー層 105 の自発磁化の
方向と反対である " 反平行 " 状態の 2 つの状態
20 を取り得る。メモリセル 101 は、" 平行 " 状
態と、" 反平行 " 状態とのうちの一方を " 0 " と
して、他方を " 1 " として 1 ビットのデータを
記憶する。

メモリセル 101 からのデータの読み出しは、
25 磁気抵抗効果によるメモリセル 101 の抵抗の
変化を検知することによって行われる。ピン層
104 及びフリー層 105 の自発磁化の方向は、
磁気抵抗効果により、メモリセル 101 の抵抗

に影響を及ぼす。メモリセル 101 の抵抗は、
ピン層 104 とフリー層 105 との自発磁化が
平行状態である場合には、第 1 値 R となり（図
2 B）、反平行状態である場合には、第 2 値 R
5 + ΔR になる（図 2 A）。従って、メモリセル
101 の抵抗を検知することにより、セルに記
憶されているデータを検知することができる。

複数のメモリセル 101 のうちの所望の選択
メモリセルへのデータの書き込みは、以下の過
10 程によって行われる。図 1 を参照して、ワード
線 102 のうち、選択メモリセル関連するワー
ド線が、選択ワード線として選ばれ、ビット線
103 のうち、選択メモリセルと関連するビッ
ト線が、選択ビット線として選ばれる。選択ワ
15 ード線と選択ビット線とに電流が流され、選択
ワード線により発生される磁場と、選択ビット
線により発生される磁場との合成磁場により、
選択メモリセルのフリー層 105 の自発磁化が、
所望の向きに向けられる。

20 選択ビット線により発生される磁場と選択ワ
ード線により発生される磁場とは、その役割が
異なっている。選択ビット線により発生される
磁場は、選択メモリセルのフリー層 105 の自
発磁化の向きを決定する。Y 軸方向に延伸する
25 選択ビット線に電流が流れると、+X 方向又は
-X 方向に磁場が発生し、その磁場により、選
択メモリセルのフリー層 105 の自発磁化の向
きは、+X 方向又は -X 方向に変えられる。選

択ビット線に接続されないメモリセル101には、フリー層105の自発磁化を反転させる向きの磁場が印加されず、従って、選択ビット線が交差しないフリー層105の自発磁化の向きは保存される。

一方、選択ワード線により発生される磁場は、選択メモリセルのフリー層105の自発磁化の反転を容易にする。選択ワード線により発生される磁場の向きは、+Y方向又は-Y方向であり、フリー層105の自発磁化が向くことができる方向と垂直な方向である。従って、選択ワード線により発生される磁場は、直接的に、フリー層105の自発磁化の向きを決定するものではない。しかしながら、フリー層105の強磁性体は、自発磁化の方向と垂直な方向への磁場の印加により、自発磁化が反転しやすくなる。選択ワード線により発生される磁場は、フリー層105の自発磁化と垂直な方向を向き、従って、選択メモリセルのフリー層105の抗磁力を小さくする。

一方、選択ビット線と接続されたメモリセル101のうち、選択されない非選択メモリセルには、選択ワード線により発生される磁場は印加されない。従って、非選択メモリセルのフリー層105の抗磁力は小さくならない。これは、選択メモリセルと非選択メモリセルとで、フリー層105の抗磁力に差があることを意味する。選択メモリセルと非選択メモリセルとの抗磁力

の差は、選択メモリセルに選択的にデータを書き込むことを可能にする。

図 3 A から図 3 C は、以上に説明された、選択メモリセルへの選択的なデータ書き込みの原理を示す図である。フリー層 105 の抗磁力は、アステロイドカーブ（磁化反転磁場曲線）と呼ばれる特性を示す。これは閾値関数として機能する。アステロイドカーブの外側の領域にある磁場を印加することにより、磁場が抗磁力を超え、従って、フリー層 105 の自発磁化が反転される。図 3 A から図 3 C のアステロイドカーブは、選択ビット線と選択ワード線とによって X 軸及び Y 軸の両方に 45° の方向を向く合成磁場がフリー層 105 に印加されると、フリー層 105 の自発磁化は最も容易に反転されることを示している。

選択ビット線と選択ワード線とに流れる電流は、選択ビット線と選択ワード線とがそれぞれ発生する磁場の合成磁場が、アステロイドカーブの外側の領域にあり、且つ、選択ビット線と選択ワード線によりそれぞれ単独で発生される磁場が、アステロイドカーブの外側の領域にあるように選択される。選択ビット線と選択ワード線とに流れる電流をこのように選択することにより、選択メモリセルに選択的にデータを書き込むことが可能である。

上述された M R A M のデータの書き込み動作における技術的課題の一つは、消費電力である。

上述のように、M R A M のデータの書き込みは、電流によって発生する磁界を用いて自発磁化を反転させることによって行われる。このため、比較的に大きな電流が必要である。この大きな
5 電流は、M R A M のデータの書き込み動作時の消費電力を増大させる。

データの書き込み動作時の消費電力を減少させるための M R A M が、特開 2 0 0 1 - 2 7 - 3 7 6 0 号公報に開示されている。M R A M は、
10 書き込みを行う電流線の上面、或いは、下面に高透磁率材料からなる高透磁率層を備えている。高透磁率層は、電流線により発生される磁場をメモリセルに集中させ、データの書き込み時の消費電力を効果的に抑制する。

データの書き込み動作時の消費電力を減少するための他の M R A M が、特開 2 0 0 2 - 1 1 0 9 3 8 号公報に開示されている。この従来例の M R A M は、ワード線の上面及び側面と、ビット線の底面及び側面とに磁性膜を備えている。
15 磁性膜は、高飽和磁化ソフト磁性材料、又は金属 - 非金属ナノグラニューラ材料で形成されている。磁性膜は、磁場がメモリセルに有効に作用することを可能とし、データの書き込み時の消費電力を効果的に抑制する。

20 M R A M のデータの書き込み動作における他の技術的課題は、選択メモリセルの選択性である。既述のように、M R A M では、選択ビット線と選択ワード線とに流れる書き込み電流の大

- きさをフリー層のアステロイドカーブの形状に合わせて最適に選択することにより、選択メモリセルへの書き込みが実現されている。従って、選択ビット線と選択ワード線とに流れる書き込み電流と、フリー層のアステロイドカーブとは、
- 5 高精度に調整される必要がある。しかし、製造工程のバラツキやMRAMの使用環境の変化に起因して、選択ビット線と選択ワード線とに流れる書き込み電流やアステロイドカーブがある
- 10 程度変動することは避け難い。この変動は、選択メモリセルの選択性を劣化させ、データの書き込み時に、所望でないデータが非選択メモリセルに書き込まれる誤動作を発生させることがある。
- 15 上記の説明と関連して、磁気ランダムアクセスメモリが、日本公開公報（JP-P2002-8367A）に開示される。この従来例では、磁気ランダムアクセスメモリは、複数のセンス線及び複数のワード線を有し、センス線とワー
- 20 ド線の交点のそれぞれに単位記憶セルが2次元アレイ状に配設されている。各単位記憶セルは、電圧降下素子の機能を備えたセル選択スイッチと磁気抵抗素子との直列接続を有する。センス線の各々に容量部が備えられ、容量部に蓄積された電荷が、センス線、セル選択スイッチ及び
- 25 磁気抵抗素子を順次介して放電され、放電により生じる容量部の電圧変化に基づいて磁気抵抗素子の磁気保持状態が判別されている。

発明の開示

本発明の目的は、メモリセルの選択性が向上され、書き込み動作が安定化されることができ
5 る磁気ランダムアクセスメモリを提供することである。

本発明の他の目的は、積層フェリ構造体を各メモリセルに設けることによりメモリセルの選択性が向上される磁気ランダムアクセスメモリ
10 を提供することである。

本発明の他の目的は、積層フェリ構造体内の非磁性層の膜厚を調整することによりメモリセルの選択性が向上される磁気ランダムアクセスメモリを提供することである。

15 本発明の第1の観点によれば、磁気ランダムアクセスメモリは、第1方向に延伸するように設けられた複数の第1信号線と、第1方向に実質的に垂直な第2方向に延伸するように設けられた複数の第2信号線と、複数の第1信号線と
20 複数の第2信号線との交差点にそれぞれ設けられた複数のメモリセルと、複数のメモリセルに対してそれぞれ設けられた複数の磁性体構造体とを備えている。複数のメモリセルの各々は、
第1閾値関数を持つ自発磁化層を含む磁気抵抗素子を有し、自発磁化層の自発磁化の方向は、
25 第1閾値関数値以上の強度を有する素子印加磁場が印加されたとき反転される。複数の磁性体構造体の各々は、第2閾値関数を有し、構造体

印加磁場に応答して磁性体構造体磁場を生成し、
構造体印加磁場が第2閾値閾数値以上の強度を
持つとき、磁性体構造体磁場として第3磁場を
生成し、構造体印加磁場が第2閾値閾数値未満
5 の強度を持つとき、磁性体構造体磁場として第
3磁場より弱い第4磁場を生成する。第1選択
信号線としての複数の第1信号線のうちの1つ
に第1書き込み電流が流されて第1磁場が生成
され、第2選択信号線としての複数の第2信号
10 のうちの1つに第2書き込み電流が流されて第
2磁場が生成され、第1磁場と第2磁場との第
1合成磁場は、構造体印加磁場として磁性体構
造体に印加される。第1選択信号線と第2選択
信号線との交差点に設けられた選択メモリセル
15 に対して第1閾値閾数値以上の強度を有する素
子印加磁場磁場が印加され、選択メモリセル以
外の非選択メモリセルの各々には第1閾値閾数
値未満の強度を有する素子印加磁場が印加され
るように、第1合成磁場と磁性体構造体磁場と
20 の第2合成磁場が素子印加磁場として生成され
る。

ここで、複数の磁性体構造体の各々は、強磁
性体で形成される第1磁性層と、強磁性体で形
成される第2磁性層と、第1磁性層と第2磁性
25 層との間に介設された非磁性層とを備えている。
非磁性層は、第1磁性層と第2磁性層とが反強
磁性的に結合されるような膜厚を有する。特に、
第2閾値閾数は、非磁性層の膜厚に基づいて決

定されることが好ましい。構造体印加磁場が印加されないとき、磁性体構造体により生成される磁性体構造体磁場の強度は、実質的に0であることがオフセットの観点から好ましい。

- 5 また、選択メモリセルに対応する磁性体構造体には、第2閾値閾数値より大きい強度を有する第1合成磁場が構造体印加磁場として印加され、選択メモリセルに対応する磁性体構造体は第3磁場を磁性体構造体磁場として生成し、第
- 10 1合成磁場と第3磁場の合成磁場が、第1閾値閾数値以上の強度を有する素子印加磁場として選択メモリの磁気抵抗素子に印加され、非選択メモリセルの各々に対応する磁性体構造体には、第2閾値閾数値未満の強度を有する第1合成磁
- 15 場が構造体印加磁場として印加され、非選択メモリセルに対応する磁性体構造体は第4磁場を磁性体構造体磁場として生成し、第1合成磁場と第4磁場の合成磁場が、第1閾値閾数値未満の強度を有する素子印加磁場として選択メモリ
- 20 の磁気抵抗素子に印加されてもよい。

- あるいは、選択メモリセルに対応する磁性体構造体には、第2閾値閾数値未満の強度を有する第1合成磁場が構造体印加磁場として印加され、選択メモリセルに対応する磁性体構造体は
- 25 第4磁場を磁性体構造体磁場として生成し、第1合成磁場と第4磁場の合成磁場が、第1閾値閾数値以上の強度を有する素子印加磁場として選択メモリの磁気抵抗素子に印加され、非選択

メモリセルの各々に対応する磁性体構造体には、第2閾値閾数値以上の強度を有する第1合成磁場が構造体印加磁場として印加され、非選択メモリセルに対応する磁性体構造体は第3磁場を
5 磁性体構造体磁場として生成し、第1合成磁場と第3磁場の合成磁場が、第1閾値閾数値未満の強度を有する素子印加磁場として選択メモリの磁気抵抗素子に印加されてもよい。

第1信号線と第2信号線とは、複数のメモリ
10 セルのうちの対応するメモリセルと、メモリセルに対応する磁性体構造体との間に設けられ、磁性体構造体は、第1信号線の直接的にまたは間接的に上に設けられていることが好ましい。
他に、複数のメモリセルの各々と、メモリセル
15 に対応する磁性体構造体とは、メモリセルに対応する第1信号線とメモリセルに対応する第2信号線との間に設けられていてもよい。ここで、磁性体構造体は、円形の平面構造を有していてもよいし、磁性体構造体は、楕円形の平面構造
20 を有していてもよい。この場合、磁性体構造体の楕円形の長軸は、第1方向と第2方向をむいていてもよく、第1方向と第2方向以外の方向を向いていてもよい。磁性体構造体の楕円形の長軸は、第1方向と第2方向の各々に対して4
25 5?の方向を向いていることが好ましい。

本発明の第2の観点では、磁気ランダムアクセスメモリは、第1方向に延伸するように設けられた複数の第1信号線と、第1方向に実質的

に垂直な第2方向に延伸するように設けられた複数の第2信号線と、記憶されるデータに応じて磁化方向が反転される自発磁化を有する磁気抵抗素子をそれぞれに含み、複数の第1信号線と複数の第2信号線とが交差する位置のそれぞれに設けられた複数のメモリセルと、複数のメモリセルのそれぞれに対応して設けられ、誘起される磁化によって、対応するメモリセルに含まれる磁気抵抗素子に磁場を印加する複数の磁性体構造体とを備えている。複数のメモリセルのうち、複数の第1信号線のうちから選択された第1選択信号線と、複数の第2信号線のうちから選択された第2選択信号線とが交差する交点に対応して設けられているメモリセルを選択メモリセルとし、複数の磁性体構造体のうち、選択メモリセルに対応する磁性体構造体を選択磁性体構造体とし、第1選択信号線が交差する複数のメモリセルのうち、選択メモリセル以外のメモリセルを、第1非選択メモリセルとする。

複数の磁性体構造体のうち、第1非選択メモリセルに対応する磁性体構造体を、第1非選択磁性体構造体としたとき、書き込み動作のときに第1選択信号線に流れる第1書き込み電流と、書き込み動作のときに第2選択信号線に流れる第2書き込み電流とによって選択磁性体構造体に印加される合成磁場 H_{xy} と、合成磁場 H_{xy} により選択磁性体構造体に誘起される磁化 M_{xy} と、書き込み動作のときに、第1書き込み電流によ

って第1非選択磁性体構造体に印加される磁場 H_y と、磁場 H_y により第1非選択磁性体構造体に誘起される磁化 M_y とは、下記関係：

$$M_{xy} / H_{xy} \neq M_y / H_y,$$

5 を満足する。

また、第2選択信号線が交差する複数のメモリセルのうち、選択メモリセル以外のメモリセルを、第2非選択メモリセルとし、複数の磁性体構造体のうち、第2非選択メモリセルに対応
10 する磁性体構造体を第2非選択磁性体構造体としたとき、合成磁場 H_{xy} と、磁化 M_{xy} と、書き込み動作のときに、第2書き込み電流によって第2非選択磁性体構造体に印加される磁場 H_x と、磁場 H_x により第2非選択磁性体構造体に
15 誘起される磁化 M_x とは、下記関係：

$$M_{xy} / H_{xy} \neq M_x / H_x,$$

を満足することが好ましい。

また、複数の磁性体構造体は、第1書き込み電流と第2書き込み電流とによって選択メモリ
20 セルに含まれる磁気抵抗素子に印加される磁場と、第1書き込み電流によって第1非選択メモリセルに含まれる磁気抵抗素子に印加される磁場とが強化されるような方向に磁化 M_{xy} と磁場 M_y とが誘起されるような位置に配置され、磁
25 場 H_y 、合成磁場 H_{xy} 、磁化 M_y 、及び磁化 M_{xy} は、

$$M_{xy} / H_{xy} > M_y / H_y,$$

を満足することが好ましい。

ここで、第 1 信号線と第 2 信号線とは、複数の磁性体構造体と複数のメモリセルとの間に位置し、磁場 H_y 、合成磁場 H_{xy} 、磁化 M_y 、及び磁化 M_{xy} は、

5
$$M_{xy} / H_{xy} > M_y / H_y,$$

を満足する。この場合、第 2 選択信号線が交差する複数のメモリセルのうち、選択メモリセル以外のメモリセルを、第 2 非選択メモリセルとし、複数の磁性体構造体のうち、第 2 非選択メモリセルに対応するものを第 2 非選択磁性体構造体としたとき、合成磁場 H_{xy} と、磁化 M_{xy} と、書き込み動作のときに第 2 書き込み電流によって第 2 非選択磁性体構造体に印加される磁場 H_x と、磁場 H_x により第 2 非選択磁性体構造体に誘起される磁化 M_x とは、

10

15

$$M_{xy} / H_{xy} > M_x / H_x,$$

を満足することが好ましい。

また、複数の磁性体構造体は、第 1 書き込み電流と第 2 書き込み電流とによって選択メモリセルに含まれる磁気抵抗素子に印加される磁場と、第 1 書き込み電流によって第 1 非選択メモリセルに含まれる磁気抵抗素子に印加される磁場とが弱められるような方向に磁化 M_{xy} と磁場 M_y とが誘起されるような位置に配置され、磁場 H_y 、合成磁場 H_{xy} 、磁化 M_y 、及び磁化 M_{xy} は、

20

25

$$M_{xy} / H_{xy} < M_y / H_y,$$

を満足することが好ましい。

また、複数の磁性体構造体と複数のメモリセルとは、第1信号線と第2信号線との間に位置し、磁場 H_y 、合成磁場 H_{xy} 、磁化 M_y 、及び磁化 M_{xy} は、

- 5 $M_{xy} / H_{xy} < M_y / H_y$ 、
を満足することが好ましい。

- 第2選択信号線が交差する複数のメモリセルのうち、選択メモリセル以外のメモリセルを、第2非選択メモリセルとし、複数の磁性体構造体
10 体のうち、第2非選択メモリセルに対応するものを第2非選択磁選択構造体としたとき、合成磁場 H_{xy} と、磁化 M_{xy} と、書き込み動作のときに、第2書き込み電流によって第2非選択磁選択構造体に印加される磁場 H_x と、磁場 H_x によ
15 り第2非選択磁選択構造体に誘起される磁化 M_x とは、

$$M_{xy} / H_{xy} < M_x / H_x,$$

- を満足することが好ましい。この場合、複数の磁性体構造体のそれぞれは、強磁性体で形成される第1磁性層と、強磁性体で形成される第2
20 磁性層と、第1磁性層と第2磁性層との間に介設され、第1磁性層と第2磁性層とが反強磁性的に結合するような膜厚を有する非磁性層を含む積層フェリ構造体であることが好ましい。

- 25 また、複数の磁性体構造体の各々は、強磁性体で形成される第1磁性層と、強磁性体で形成される第2磁性層と、第1磁性層と第2磁性層との間に介設され、第1磁性層と第2磁性層と

が反強磁性的に結合するような膜厚を有する非磁性層を含む

積層フェリ構造体であり、合成磁場 H_{xy} は、合成磁場 H_{xy} の方向における積層フェリ構造体の
5 閾値磁場 H_{txy} よりも大きく、磁場 H_y は、磁場 H_y の方向における積層フェリ構造体の閾値磁場 H_{ty} よりも小さいことが好ましい。

また、複数の磁性体構造体の各々は、強磁性体で形成される第1磁性層と、強磁性体で形成
10 される第2磁性層と、第1磁性層と第2磁性層との間に介設され、第1磁性層と第2磁性層とが反強磁性的に結合するような膜厚を有する非磁性層を含む

積層フェリ構造体であり、合成磁場 H_{xy} は、合成磁場 H_{xy} の方向における積層フェリ構造体の
15 閾値磁場 H_{txy} よりも大きく、磁場 H_x は、磁場 H_x の方向における積層フェリ構造体の閾値磁場 H_{tx} よりも小さく、磁場 H_y は、磁場 H_y の方向における積層フェリ構造体の閾値磁場 H_{ty} よりも小さいことが好ましい。
20

磁気抵抗素子には、磁気抵抗素子が有する自発磁化の方向が、第1方向に実質的に一致するように異方性が与えられ、積層フェリ構造体には、第1磁性層と第2磁性層とが有する自発磁
25 化の方向が、第1方向と垂直でない第3方向に向くように異方性が与えられてもよい。このとき、第1方向と第3方向とがなす角は、実質的に、 45° であることが好ましい。

合成磁場 H_{xy} の方向は、第 3 方向に対して実質的に垂直であることが好ましい。

また、複数の磁性体構造体のそれぞれは、強磁性体で形成される第 1 磁性層と、強磁性体で形成される第 2 磁性層と、第 1 磁性層と第 2 磁性層との間に介設され、第 1 磁性層と第 2 磁性層とが反強磁性的に結合するような膜厚を有する非磁性層を含む積層フェリ構造体であり、合成磁場 H_{xy} は、合成磁場 H_{xy} の方向における積層フェリ構造体の閾値磁場 H_{txy} よりも小さく、磁場 H_y は、磁場 H_y の方向における積層フェリ構造体の閾値磁場 H_{ty} よりも大きいことが好ましい。

また、磁気抵抗素子には、磁気抵抗素子が有する自発磁化の方向が、第 1 方向に実質的に一致するように異方性が与えられ、積層フェリ構造体には、第 1 磁性層と第 2 磁性層とが有する自発磁化の方向が第 1 方向に実質的に一致するように異方性が与えられることが好ましい。

複数の磁性体構造体のそれぞれは、強磁性体で形成される第 1 磁性層と、強磁性体で形成される第 2 磁性層と、第 1 磁性層と第 2 磁性層との間に介設され、第 1 磁性層と第 2 磁性層とが反強磁性的に結合するような膜厚を有する非磁性層を含む積層フェリ構造体であり、合成磁場 H_{xy} は、合成磁場 H_{xy} の方向における積層フェリ構造体の閾値磁場 H_{txy} よりも小さく、磁場 H_x は、磁場 H_x の方向における積層フェリ構造

体の閾値磁場 H_{tx} よりも大きく、磁場 H_y は、
磁場 H_y の方向における積層フェリ構造体の閾
値磁場 H_{ty} よりも大きいことが好ましい。

磁気抵抗素子には、磁気抵抗素子が有する自
5 発磁化の方向が、第 1 方向に実質的に一致する
ように異方性が与えられ、積層フェリ構造体には、
第 1 磁性層と第 2 磁性層とが有する自発磁
化の方向が、第 1 方向と垂直でない第 3 方向に
向くように異方性が与えられることが好ましい。
10 この場合、合成磁場 H_{xy} の方向は、第 3 方向と
実質的に同一であることが好ましい。

図面の簡単な説明

図 1 は、従来の磁気ランダムアクセスメモリ
15 (M R A M) を示す図であり、

図 2 A と 2 B は、従来の M R A M で使用され
るメモリセルの構造を示す断面図であり、

図 3 A から 3 C は、従来の M R A M のメモリ
セルへの書き込みの原理を示す図であり、

20 図 4 は、本発明の第 1 実施例による M R A M
の回路構成を示す回路図であり、

図 5 は、第 1 実施例による M R A M のメモリ
セルの断面図であり、

図 6 は、メモリセル内の磁気抵抗素子の構造
25 を示す図であり、

図 7 A から 7 C は、積層フェリ構造体の構造
を示す図であり、

図 8 は、積層フェリ構造体の第 1 磁性層と第

2 磁性層との間の結合定数を示す図であり、

図 9 は、磁気抵抗素子と積層フェリ構造体との構造を示す平面図であり、

図 10 A と 10 B は、積層フェリ構造体の特性を示す図であり、

図 11 A は、選択メモリセルに対応する積層フェリ構造体に印加される合成磁場 H_{2xy} を示す図であり、

図 11 B は、ビット線選択ワード線非選択メモリセルに対応する積層フェリ構造体に印加される磁場 H_{2x} を示す図であり、

図 11 C は、ワード線選択ビット線非選択メモリセルに対応する積層フェリ構造体に印加される磁場 H_{2y} を示す図であり、

図 12 は、磁気抵抗素子に作用する磁場 H_{1y} 、 H_{2y} 、及び H_{3y} を示す図であり、

図 13 は、選択メモリセルに含まれる磁気抵抗素子に印加される磁場 H_s と、ワード線選択ビット線非選択メモリセル、及びビット線選択ワード線非選択メモリセルに含まれる磁気抵抗素子に印加される磁場 H_{us} を示す図であり、

図 14 は、本発明の第 2 実施例による M R A M の回路を示す回路図であり、

図 15 は、第 2 実施例による M R A M のメモリセルの断面図であり、

図 16 は、第 2 実施例における磁気抵抗素子と積層フェリ構造体との配置を示す平面図であり、

図 1 7 A は、第 2 実施例における積層フェリ構造体の困難軸方向の磁場－磁化特性を示す図であり、

図 1 7 B は、積層フェリ構造体 5 5 の容易軸
5 方向の磁場－磁化特性を示す図であり、

図 1 7 C は、積層フェリ構造体 5 5 の中間方向の磁場－磁化特性を示す図であり、

図 1 8 は、第 2 実施例において磁気抵抗素子に作用する磁場 H_{1y} 、 H_{2y} 、及び H_{3y} を
10 示す図であり、

図 1 9 A は、選択メモリセルに対応する積層フェリ構造体に印加される合成磁場 H_{2xy} を示す図であり、

図 1 9 B は、ワード線選択ビット線非選択メモリセルに対応する積層フェリ構造体に印加される磁場 H_{2y} を示す図であり、
15

図 1 9 C は、ビット線選択ワード線非選択メモリセルに対応する積層フェリ構造体に印加される合成磁場 H_{2x} を示す図であり、

図 2 0 は、選択メモリセルに含まれる磁気抵抗素子に印加される磁場 H_s と、ワード線選択ビット線非選択メモリセルに含まれる磁気抵抗素子に印加される磁場 H_{us1} と、ビット線選択ワード線非選択メモリセルに含まれる磁気抵抗素子に印加される磁場 H_{us2} とを示す図であり、
20
25

図 2 1 は、本発明の第 3 実施例による M R A M のメモリセルの断面図であり、

図 2 2 は、第 3 実施例における磁気抵抗素子

と積層フェリ構造体との配置を示す平面図であり、

図 2 3 A は、第 3 実施例において、選択メモ
リセルに対応する積層フェリ構造体に印加され
5 る合成磁場 H_{2xy} を示す図であり、

図 2 3 B は、ワード線選択ビット線非選択メモ
リセルに対応する積層フェリ構造体に印加され
る合成磁場 H_{2y} を示す図であり、

図 2 0 C は、ビット線選択ワード線非選択メモ
10 リセルに対応する積層フェリ構造体に印加され
る合成磁場 H_{2x} を示す図であり、

図 2 4 A は、" 0 " の書き込み時に、選択メモ
リセルに含まれる磁気抵抗素子に印加される
磁場 H_s と、ワード線選択ビット線非選択メモ
15 リセルに含まれる磁気抵抗素子に印加される磁
場 H_{us1} と、ビット線選択ワード線非選択メモ
リセルに含まれる磁気抵抗素子に印加される磁
場 H_{us2} とを示す図であり、

図 2 4 B は、" 1 " の書き込み時に、選択メモ
20 リセルに含まれる磁気抵抗素子に印加される
磁場 H_s と、ワード線選択ビット線非選択メモ
リセルに含まれる磁気抵抗素子に印加される磁
場 H_{us1} と、ビット線選択ワード線非選択メモ
リセルに含まれる磁気抵抗素子に印加される磁
25 場 H_{us2} とを示す図であり、

図 2 5 は、本発明の第 4 実施例の M R A M の
メモリセルの断面図であり、

図 2 6 は、第 4 実施例における磁気抵抗素子

と積層フェリ構造体との配置を示す平面図であり、

図 2 7 A は、第 4 実施例において、選択メモリセルに対応する積層フェリ構造体に印加される合成磁場 H_{2xy} を示す図であり、

図 2 7 B は、ビット線選択ワード線非選択メモリセルに対応する積層フェリ構造体に印加される合成磁場 H_{2x} を示す図であり、

図 2 7 C は、ワード線選択ビット線非選択メモリセルに対応する積層フェリ構造体に印加される合成磁場 H_{2y} を示す図であり、

図 2 8 は、第 4 実施例において、選択メモリセルに含まれる磁気抵抗素子に印加される磁場 H_s と、ワード線選択ビット線非選択メモリセルに含まれる磁気抵抗素子に印加される磁場 H_{us1} と、ビット線選択ワード線非選択メモリセルに含まれる磁気抵抗素子に印加される磁場 H_{us2} とを示す図である。

20 発明を実施するための最良の形態

以下、添付図面を参照して、本発明による磁気ランダムアクセスメモリ (MRAM) を説明する。

[第 1 実施例]

25 本発明の第 1 実施例による MRAM は、図 4 に示されるように、メモリセル 2 が行列に配置されたメモリセルアレイ 1 を備えている。メモリセルアレイ 1 には、X 軸方向に延伸する書き

込みワード線 3 と、書き込みワード線 3 に平行して設けられた読み出しワード線 4 と、Y 軸方向に延伸するビット線 5 とが配設されている。X 軸方向と Y 軸方向とは、実質的に垂直である。

- 5 本明細書において、「X 軸方向」は、X 軸の正の方向（+X 方向）と、X 軸の負の方向（-X 方向）との両方を含み、「Y 軸方向」は、Y 軸の正の方向（+Y 方向）と、Y 軸の負の方向（-Y 方向）との両方を含む意味で使用されていることに留意されたい。メモリセル 2 は、書き込みワード線 3 とビット線 5 とが交差する交点にそれぞれ設けられる。

- メモリセル 2 は、MOS トランジスタ 6 と磁気抵抗素子（スピンバルブ）7 とを含む。MOS トランジスタ 6 は、磁気抵抗素子 7 と接地端子 14 との間に介設されている。MOS トランジスタ 6 は、読み出し動作時に、磁気抵抗素子 7 を接地端子 14 に接続するために使用される。磁気抵抗素子 7 は、反転可能な自発磁化を有しており、その自発磁化の方向に応じてデータを保持し記憶する。磁気抵抗素子 7 は、MOS トランジスタ 6 とビット線 5 の間に介設されている。磁気抵抗素子 7 の構造の詳細は、後述される。

- 25 書き込みワード線 3 は、書き込み X セレクタ 8 に接続されている。書き込み X セレクタ 8 は、書き込み動作時に、書き込みワード線 3 のうちから 1 つを選択書き込みワード線として選択す

る。書き込みXセクタ8は、X側電流源回路9に接続されている。X側電流源回路9は、書き込み電流 I_x を生成し、生成された書き込み電流 I_x を書き込みXセクタ8を介して選択書き込みワード線に供給する。

読み出しワード線4は、読み出しXセクタ10に接続されている。読み出しXセクタ10は、読み出し動作時に読み出しワード線4のうちから1つを選択読み出しワード線として選択し、選択読み出しワード線を"High"電位にする。選択読み出しワード線に接続されているMOSトランジスタ6は活性化され、活性化されたMOSトランジスタ6は、磁気抵抗素子7を接地端子14に接続する。磁気抵抗素子7が接地端子14に電氣的に接続されている状態で、ビット線5に電圧が印加されると、磁気抵抗素子7に検知電流が流れる。検知電流から、磁気抵抗素子7の抵抗が検知され、検知された抵抗から、メモリセル2のデータが判別される。

ビット線5は、Yセクタ11に接続されている。Yセクタ11は、書き込み動作時及び読み出し動作時に、複数のビット線5のうちから1つを選択ビット線として選択する。Yセクタ11は、Y側電流源回路12とセンスアンプ13とに接続されている。Y側電流源回路12は、書き込み電流 I_y を生成し、選択ビット線に書き込み電流 I_y を供給する。センスアンプ13は、読み出し動作時に選択ビット線に接

続され、磁気抵抗素子 7 を流れる電流からメモリセル 2 に記憶されているデータを判別する。

図 5 は、メモリセル 2 の構造を示す断面図である。図 5 を参照して、MOS トランジスタ 6 は、半導体基板 2 1 の表面部に形成される。MOS トランジスタ 6 のソース 6 a は、コンタクト 2 2 を介して、接地電位を有する接地線 2 3 に接続されている。接地線 2 3 は、接地端子 1 4 として使用される。MOS トランジスタ 6 のゲート 6 b は、読み出しワード線 4 として使用される。MOS トランジスタ 6 のドレイン 6 c は、コンタクト 2 4 を介して、Y 軸方向に延伸する引き出し配線層 2 5 に接続されている。磁気抵抗素子 7 は、引き出し配線層 2 5 の上に形成されている。

図 6 は、磁気抵抗素子 7 の構造を詳細に示す拡大断面図である。図 6 を参照して、磁気抵抗素子 7 は、ピン層 2 6、絶縁バリア層 2 7、及びフリー層 2 8 を含む。ピン層 2 6 は、引き出し配線層 2 5 の上に形成され、絶縁バリア層 2 7 は、ピン層 2 6 の上に形成され、フリー層 2 8 は、絶縁バリア層 2 7 の上に形成されている。ピン層 2 6 とフリー層 2 8 とは、いずれも強磁性体で形成され、それぞれに自発磁化を有している。ピン層 2 6 の自発磁化は、+X 方向に固定されている。フリー層 2 8 の自発磁化は、反転可能であり、+X 方向と -X 方向との 2 つの方向を向くことができる。メモリセル 2 に記憶

されるデータは、フリー層 28 の自発磁化の方向として記憶される。ピン層 26 とフリー層 28 との間に介設される絶縁バリア層 27 は、絶縁体で形成される。絶縁バリア層 27 の膜厚は、
5 膜厚方向（Z 軸方向）にトンネル電流が流れる程度に薄い。

図 9 は、メモリセル 2 の上面図である。図 9 に示されるように、磁気抵抗素子 7 は、実質的に楕円形状を有する。磁気抵抗素子 7 の長軸は、
10 X 軸方向に平行である。このような構造は、磁気抵抗素子 7 に、ピン層 26 及びフリー層 27 の自発磁化の方向が X 軸方向になるような異方性を与える。

再び図 5 を参照して、磁気抵抗素子 7 は、コンタクト 29 を介してビット線 5 に接続される。
15 上述のように、ビット線 5 は、Y 軸方向に延伸するように設けられている。ビット線 5 の上側には、書き込みワード線 3 が形成されている。ビット線 5 と書き込みワード線 3 とは、層間絶縁膜によって分離されている。上述のように、
20 書き込みワード線 3 は、X 軸方向に延伸するように設けられている。

書き込みワード線 3 の上には、積層フェリ構造体 30 が局所的に形成されている。積層フェリ構造体 30 は、メモリセル 2 ごとに設けられている。後述されるように、積層フェリ構造体 30 の各々は、対応するメモリセル 2 に含まれる磁気抵抗素子 7 に印加される磁場を強める作
25

用をする。

- 図 7 A から 7 C は、積層フェリ構造体 3 0 の断面構造を示している。図 7 A に示されるように、積層フェリ構造体 3 0 は、第 1 磁性層 3 1 と、非磁性スペーサ層 3 2 と、第 2 磁性層 3 3 とを含む。第 1 磁性層 3 1 と第 2 磁性層 3 3 とは、いずれも、強磁性体で形成され、第 1 磁性層 3 1 と第 2 磁性層 3 3 との間に介設される非磁性スペーサ層 3 2 は、非磁性体で形成される。
- 図 9 に示されるように、積層フェリ構造体 3 0 は、平面上で実質的に円形であり、等方的な形状を有している。このような構造は、積層フェリ構造体 3 0 の磁場－磁化特性を X－Y 平面内において等方的にする。
- 図 7 A を参照して、積層フェリ構造体 3 0 の非磁性スペーサ層 3 2 の膜厚 t は、第 1 磁性層 3 1 と第 2 磁性層 3 3 とが反強磁性的に結合するように定められる。従って、積層フェリ構造体 3 0 に磁場が印加されてない状態では、図 7 C に示されるように、第 1 磁性層 3 1 と第 3 磁性層 3 3 とは、互いに逆の方向の自発分極を有しており、第 1 磁性層 3 1 と第 2 磁性層 3 3 とが反強磁性的に結合している。この状態では、積層フェリ構造体 3 0 全体の磁化は実質的に 0 である。即ち、積層フェリ構造体 3 0 に磁場が印加されてない状態において、積層フェリ構造体 3 0 は、実質的に、磁気モーメントを有しない。積層フェリ構造体 3 0 が磁気モーメントを

有しないことは、磁気抵抗素子 7 のオフセット磁場を小さくする点で好ましい。積層フェリ構造体 30 が全体として磁気モーメントを有する場合、磁気モーメントにより発生される磁場が

5 磁気抵抗素子 7 に印加される。従って、選択書き込みワード線及び選択ビット線に書き込み電流 I_x 、 I_y が印加されていない状態でも、磁気抵抗素子 7 には、磁気モーメントにより発生される磁場が印加される。この磁場は、磁気抵抗素子 7 のフリー層 28 の自発磁化が反転される反転磁場（抗磁力）を非対称化し、磁気抵抗素子 7 がオフセット磁場を有する原因となる。

10 磁気抵抗素子 7 におけるオフセット磁場の存在は、書き込み電流 I_x 及び I_y を増大させ、メモリセル 2 の動作余裕を減少させる点で好ましくない。積層フェリ構造体 30 が磁気モーメントを有しないことは、磁気抵抗素子 7 におけるオフセット磁場の発生を効果的に防止する。

15

図 8 は、第 1 磁性層 31 と第 2 磁性層 33 と

20 の間の結合係数を示すグラフである。図 8 を参照して、結合係数は、第 1 磁性層 31 と第 2 磁性層 33 とが反強磁性的に結合する場合に正であるように定義されている。非磁性スペーサ層 32 の膜厚 t が 0 に極めて近い場合、第 1 磁性層 31 と第 2 磁性層 33 との間の結合係数は、

25 負であり、第 1 磁性層 31 と第 2 磁性層 33 とが強磁性的に結合する強磁性領域にある。膜厚 t が 0 から増加すると、ある膜厚で結合係数は

正になり、第 1 磁性層 3 1 と第 2 磁性層 3 3 とは、反強磁性的に結合するようになる。更に、結合係数は、ある膜厚で極大値をとる。更に膜厚が増加すると、結合係数は、減衰しながら振動する。非磁性スペーサ層 3 2 の膜厚 t は、第 1 磁性層 3 1 と第 2 磁性層 3 3 との間の結合係数が正であるように定められている。非磁性スペーサ層 3 2 の膜厚 t のパラツキに対して、第 1 磁性層 3 1 と第 2 磁性層 3 3 との間の反強磁性的な結合が安定であるように、非磁性スペーサ層 3 2 の膜厚 t は、実質的に、結合係数が極大となるように膜厚を定めることが好適である。

図 7 B は、好適な積層フェリ構造体 3 0 の断面構造を示している。好適な積層フェリ構造体 3 0 では、第 1 磁性層 3 1 は、NiFe 層 3 1 a と CoFe 層 3 1 b とを含み、第 2 磁性層 3 3 は、CoFe 層 3 3 a と NiFe 層 3 3 b とを含む。非磁性スペーサ層 3 2 は、Ru 層で形成される。NiFe 層 3 1 a の上には、CoFe 層 3 1 b が形成され、CoFe 層 3 1 b の上には、Ru 層 3 2 が形成される。Ru 層 3 2 の上には、CoFe 層 3 3 a が形成され、CoFe 層 3 3 a の上には、NiFe 層 3 3 b が形成される。

このような積層フェリ構造体 3 0 の構造は、積層フェリ構造体 3 0 の特性の調節が容易であり、従って設計が容易という利点を有している。積層フェリ構造体 3 0 の磁化の大きさは、Ni

Fe 層 3 1 a と Ni Fe 層 3 3 b との厚さによ
って独立に決定できる。更に、第 1 磁性層 3 1
と第 2 磁性層 3 3 との間の結合定数は Ru 層 3
2 の厚さによって独立に決定できる。このよう
5 に、積層フェリ構造体 3 0 の特性は、Ni Fe
層 3 1 a、Ni Fe 層 3 3 b 及び Ru 層 3 2 の
厚さによって自在に決定できる。

図 1 0 A と 1 0 B は、このような構造を有す
る積層フェリ構造体 3 0 の磁場－磁化特性を示
10 す。図 1 0 B は、積層フェリ構造体 3 0 の理想
的な磁場－磁化特性を示す。積層フェリ構造体
3 0 の磁場－磁化特性は、閾値磁場 H_t より外
部磁場が大きい領域と、小さい領域とで、その
振る舞いが異なる。この閾値は磁場の方向に依
15 存して異なり、閾値関数として機能する。閾値
磁場 H_t とは、第 1 磁性層 3 1 と第 2 磁性層 3
3 との間の反強磁性的な結合が実質的に完全に
崩れる磁場である。積層フェリ構造体 3 0 の全
体の磁化 M は、理想的には、外部磁場 H が閾値
20 磁場 H_t 未満であるとき極めて小さい。磁化 M
は、閾値磁場 H_t において不連続的に増加し、
外部磁場 H が閾値磁場 H_t を超える領域では、
磁化 M は外部磁場 H に対して線形に増加する。
積層フェリ構造体 3 0 が、かかる磁場－磁化特
25 性を示すのは、閾値磁場 H_t 未満では、第 1 磁
性層 3 1 と第 2 磁性層 3 3 との間の反強磁性的
な結合によって磁化 M が小さい一方、外部磁場
 H が閾値磁場 H_t を超えると第 1 磁性層 3 1 と

第 2 磁性層 33 との間の反強磁性結合が強磁性的結合に変化し、積層フェリ構造体 30 に外部磁場にほぼ比例した磁化 M により発生されるためである。

5 しかし、現実には、積層フェリ構造体 30 は、しばしば、図 10A に示されるような特性を示す。即ち、積層フェリ構造体 30 は、外部磁場 H が閾値磁場 H_t 未満の領域において、磁場 H に対して磁化 M が非線形に増加する、下に凸の
10 磁場－磁化特性を示し、外部磁場 H が閾値磁場 H_t を超える領域では、積層フェリ構造体 30 の磁化 M は、磁場 H に対して線形に増加する磁場－磁化特性を示す。特に、図 9 に示されるような等方的な形状を有する積層フェリ構造体 3
15 0 は、内部に小さな磁区を有しているため、この磁区の磁化により、閾値磁場 H_t 未満の領域において図 10A に示されるような非線形な特性を示す傾向が強い。

図 10A と図 10B のいずれの場合であっても、閾値磁場 H_t を境界として、積層フェリ構造体 30 の磁場－磁化特性は、その振る舞いが変わる。後述されるように、このような積層フェリ構造体 30 の磁場－磁化特性は、メモリセル 2 の選択性の向上において重要な役割を果た
20 す。閾値磁場 H_t の調節は、第 1 磁性層 31 と第 2 磁性層 33 との間の結合係数を調節することにより調節可能である。以下では、磁場の大きさが閾値磁場 H_t 未満である領域を非線形磁
25

化領域と呼び、磁場の大きさが閾値磁場 H_t 以上の領域を線形磁化領域と呼ぶ。非線型磁化領域の任意の磁場 H_{NL} と、線形磁化領域の任意の磁場 H_L が積層フェリ構造体 30 にそれぞれ印
5 加されたときに、積層フェリ構造体 30 に誘起される磁化 M_{NL} と磁化 M_L とは、下記関係を満足する：

$$M_L / H_L > M_{NL} / H_{NL} \quad (1)$$

式 (1) は、線形磁化領域における実効的な磁
10 化率 $\chi_L (= M_L / H_L)$ が、非線形磁化領域における実効的な磁化率 $\chi_{NL} (= M_{NL} / H_{NL})$ よりも大きいことを意味している。

第 1 実施例による M R A M では、上述の特性を有する積層フェリ構造体 30 の作用により、
15 書き込み先である選択メモリセルの磁気抵抗素子 7 に印加される磁場が選択的に大きく増加され、これにより選択メモリセルの選択性が向上されている。以下、その詳細が説明される。

図 4 を参照して、第 1 実施例による M R A M
20 の書き込み動作は、選択メモリセルの選択で開始される。書き込み X セレクタ 8 により、書き込みワード線 3 のうちの 1 つが選択書き込みワード線として選択され、Y セレクタ 11 により、ビット線 5 のうちの 1 つが選択ビット線として
25 選択される。メモリセル 2 のうち、選択書き込みワード線と選択ビット線との交点に関連するメモリセルが、選択メモリセルとして選択される。以下では、メモリセル 2 のうち、選択ビッ

ト線とは関連するが、選択書き込みワード線とは関連しないメモリセルは、ビット線選択ワード線非選択メモリセルと記載され、選択書き込みワード線とは関連するが、選択ビット線とは関連しないメモリセルは、ワード線選択ビット線非選択メモリセルと記載される。選択書き込みワード線と選択ビット線の選択の後、選択書き込みワード線には、X側電流源回路9によって書き込み電流 I_x が +X 方向に流れ、選択ビット線には、Y側電流源回路12によって、書き込み電流 I_y が +Y 方向、又は -Y 方向に流れる。書き込み電流 I_y の向きは、選択メモリセルに書き込まれるデータに応じて定められる。

図5を参照して、+X方向に流れる書き込み電流 I_x により、ワード線選択ビット線非選択メモリセルの磁気抵抗素子7には、+Y方向の磁場 H_{1y} が印加される。更に、+Y方向（又は -Y 方向）に流れる書き込み電流 I_y により、ビット線選択ワード線非選択メモリセルの磁気抵抗素子7には、-X方向（又は +X 方向）の磁場 H_{1x} が印加される。更に、選択メモリセルの磁気抵抗素子7には、上述の磁場 H_{1x} と磁場 H_{1y} との合成磁場 H_{1xy} が印加される。

書き込みワード線3とビット線5とが、積層フェリ構造体30と磁気抵抗素子7との間に位置する場合、上述の積層フェリ構造体30は、書き込み電流 I_x 及び書き込み電流 I_y が流されたときにワード線選択ビット線非選択メモリセ

ル、ビット線選択ワード線非選択メモリセル、及び選択メモリセルの磁気抵抗素子 7 に印加される磁場を強める作用を有する。

図 1 2 を参照して、ワード線選択ビット線非
5 選択メモリセルについて説明する。選択書き込みワード線に + X 方向に流れる書き込み電流 I_x により、図 1 2 に示されるように、ワード線選択ビット線非選択メモリセルの磁気抵抗素子 7 に、+ Y 方向の磁場 H_{1y} が印加される。更に、
10 書き込み電流 I_x により、ワード線選択ビット線非選択メモリセルに対応する積層フェリ構造体 3 0 に - Y 方向の磁場 H_{2y} が印加される。磁場 H_{2y} の印加により、積層フェリ構造体 3 0 には、- Y 方向に磁場 M_y が誘起される。積層フェリ構造体 3 0 に誘起される磁化 M_y は、ワード線選択ビット線非選択メモリセルの磁気抵抗素子 7 に磁場 H_{3y} を印加する。選択書き込みワード線が磁気抵抗素子 7 と積層フェリ構造体 3
15 0 との間に位置する場合、磁場 H_{3y} は磁場 H_{1y} と同じく + Y 方向である。従って、積層フェリ構造体 3 0 は、選択書き込みワード線に書き込み電流 I_x が流されたときに、ワード線選択ビット線非選択メモリセルの磁気抵抗素子 7 に印加される磁場を強める作用がある。同様に、
20 ビット線選択ワード線非選択メモリセル、及び選択メモリセルの各々に対応する積層フェリ構造体 3 0 は、ビット線選択ワード線非選択メモリセル、及び選択メモリセルの磁気抵抗素子 7 に

印加される磁場を強める作用があることは明らかである。

このように、積層フェリ構造体 30 は、磁気抵抗素子 7 に印加される磁場を強化する作用を有するが、第 1 実施例による M R A M では、上述された積層フェリ構造体 30 の磁場－磁化特性を利用して、選択メモリセルに含まれる磁気抵抗素子 7 に印加される磁場が、選択的に顕著に強められる。このような動作は、選択メモリセルの選択性を効果的に高める。以下では、積層フェリ構造体 30 の磁場－磁化特性を利用した、選択メモリセルの選択性の向上の詳細が説明される。

以下の説明において、図 1 1 A に示されるように、選択書き込みワード線及び選択ビット線にそれぞれ流れる書き込み電流 I_x 、 I_y により、選択メモリセルに対応する積層フェリ構造体 30 に印加される磁場を H_{2xy} とする。更に、図 1 1 B に示されるように、選択ビット線に流れる書き込み電流 I_y により、ビット線選択ワード線非選択メモリセルに対応する積層フェリ構造体 30 に印加される磁場を H_{2x} とする。更に、図 1 1 C に示されるように、選択書き込みワード線に流れる書き込み電流 I_x により、ワード線選択ビット線非選択メモリセルに対応する積層フェリ構造体 30 に印加される磁場を H_{2y} とする。磁場 H_{2xy} は、磁場 H_{2x} と磁場 H_{2y} との合成磁場である。

図 1 1 A から 1 1 C を参照して、選択メモリセルの選択性の向上は、書き込み電流 I_x 、 I_y 、及び閾値磁場 H_t を、以下の条件：

$$\begin{aligned} & H_{2xy} > H_t, \\ 5 \quad & H_{2x} < H_t, \quad (2) \\ & H_{2y} < H_t, \end{aligned}$$

を満足するように選択することによって達成されている。即ち、書き込み電流 I_x 、 I_y は、選択メモリセルに対応する積層フェリ構造体 30
10 に印加される合成磁場 H_{2xy} が線形磁化領域にあり、ビット線選択ワード線非選択メモリセル及びワード線選択ビット線非選択メモリセルの各々に対応する積層フェリ構造体 30 に印加される磁場 H_{2x} 、磁場 H_{2y} が非線型領域にあるように
15 選択される。また、磁場 H_{2x} 、磁場 H_{2y} 、選択メモリに対する積層フェリ構造 30 による磁場の合成磁場が非線形領域に選択されてもよい。

磁場 H_{2xy} が線形磁化領域にあり、且つ、磁
20 場 H_{2x} 、及び磁場 H_{2y} が非線型領域にあるので、式 (1) から式 (3) が成り立つ。

$$\begin{aligned} & M_{xy} / H_{2xy} > M_x / H_{2x} \\ & M_{xy} / H_{2xy} > M_y / H_{2y} \quad (3) \end{aligned}$$

ここで、 M_{xy} は、磁場 H_{2xy} が印加されたとき
25 に選択メモリセルに対応する積層フェリ構造体 30 に誘起される磁化であり、 M_x は、磁場 H_{2x} が印加されたときにビット線選択ワード線非選択メモリセルに対応する積層フェリ構造体 30

に誘起される磁化であり、 M_y は、磁場 H_{2y} が印加されたときにワード線選択ビット線非選択メモリセルに対応する積層フェリ構造体 30 に誘起される磁化である。

- 5 式 (3) は、選択メモリセルに対応する積層フェリ構造体 30 の実効的な磁化率 χ_{xy} ($= M_{xy} / H_{2xy}$) が、ビット線選択ワード線非選択メモリセル及びワード線選択ビット線非選択メモリセルの各々に対応する積層フェリ構造体 30 の実効的な磁化率 χ_x ($= M_x / H_{2x}$)、 χ_y ($= M_y / H_{2y}$) と異なり、大きいことを意味している。

15 積層フェリ構造体 30 により磁気抵抗素子 7 に印加される磁場は、積層フェリ構造体 30 に誘起される磁化の大きさに比例するので、式 (3) から下記式 (4) が導かれる。

$$\begin{aligned} H_{3xy} / H_{2xy} &> H_{3x} / H_{2x}, \\ H_{3xy} / H_{2xy} &> H_{3y} / H_{2y}, \end{aligned} \quad (4)$$

即ち、

$$\begin{aligned} H_{3xy} / H_{3x} &> H_{2xy} / H_{2x}, \\ H_{3xy} / H_{3y} &> H_{2xy} / H_{2y}. \end{aligned} \quad (4)'$$

ここで、 H_{3xy} は、選択メモリセルに対応する積層フェリ構造体 30 により選択メモリセルの磁気抵抗素子 7 に印加される磁場であり、 H_{3x} は、ビット線選択ワード線非選択メモリセルに対応する積層フェリ構造体 30 によりビット線選択ワード線非選択メモリセルの磁気抵抗素子 7 に印加される磁場であり、 H_{3y} は、ワード線

選択ビット線非選択メモリセルに対応する積層フェリ構造体 30 によりワード線選択ビット線非選択メモリセルの磁気抵抗素子 7 に印加される磁場である。

- 5 式 (4)' は、選択メモリセルに含まれる磁気抵抗素子 7 に印加される磁場は、ワード線選択ビット線非選択メモリセル及びビット線選択ワード線非選択メモリセルに含まれる磁気抵抗素子 7 に比べて、顕著に強化されることを意味している。例えば、磁場 H_{2x} と磁場 H_{2y} との大きさが等しく、従って、磁場 H_{3x} と磁場 H_{3y} とが等しい場合を考える。磁場 H_{2x} と磁場 H_{2y} との合成磁場である磁場 H_{2xy} は、磁場 H_{2x} (H_{2y}) の $2^{1/2}$ 倍である。一方、式 (4)' から
- 10 下記式 (5) が得られる。

$$H_{3xy} > 2^{1/2} H_{3x} (2^{1/2} H_{3y}) \quad (5)$$

- 即ち、選択メモリセルに対応する積層フェリ構造体 30 により選択メモリセルの磁気抵抗素子 7 に印加される磁場 H_{3xy} は、ワード線選択ビット線非選択メモリセル（及びビット線選択ワード線非選択メモリセル）に対応する積層フェリ構造体 30 によりワード線選択ビット線非選択メモリセルに含まれる磁気抵抗素子 7 に印加される磁場 H_{3x} の $2^{1/2}$ 倍よりも大きい。
- 20

- 25 式 (5) は、選択メモリセルに含まれる磁気抵抗素子 7 に印加される磁場は、ワード線選択ビット線非選択メモリセル及びビット線選択ワード線非選択メモリセルに含まれる磁気抵抗素

子 7 に印加される磁場に比較して、顕著に強化
されることを意味している（図 1 3 参照）。選
択メモリセルに含まれる磁気抵抗素子 7 に印加
される磁場が選択的に顕著に強化されることに
5 より、選択メモリセルの選択性が向上されてい
る。

このように第 1 実施例では、選択メモリセル
に含まれる磁気抵抗素子 7 に印加される磁場は、
ワード線選択ビット線非選択メモリセル及びビ
ット線選択ワード線非選択メモリセルに含まれ
10 る磁気抵抗素子 7 と比較して、選択的に顕著に
強化される。選択メモリセルに含まれる磁気抵
抗素子 7 に印加される磁場が、選択的に強化さ
れることにより、選択メモリセルの選択性が効
15 果的に向上されている。

本実施例において、積層フェリ構造体 3 0 の
代わりに、反強磁性体膜で形成された磁性体構
造体がメモリセル 2 の各々に設けられても、理
論的には同様の効果が得られるはずである。但
20 し、現実的には、反強磁性体の閾値磁場 H_t が
極めて大きいため、選択メモリセルに対応する
磁性体構造体に印加される合成磁場 H_{2xy} を、
閾値磁場 H_t よりも大きくすることは困難であ
る。積層フェリ構造体 3 0 の使用は、上述の作
25 用による選択メモリセルの選択性の向上を現実
に可能にする点で好ましい。

[第 2 実施例]

図 1 4 は、本発明の第 2 実施例による M R A

Mを示す。第2実施例によるMRAMは、メモリセルにトランジスタが含まれない、いわゆるクロスポイントセルアレイを含む構成を有する。

第2実施例によるMRAMは、メモリセル4
5 2が行列に配置されたクロスポイントセルアレイ41を備えている。クロスポイントセルアレイ41には、X軸方向に延伸するワード線43と、Y軸方向に延伸するビット線44とが配設されている。メモリセル2は、ワード線43と
10 ビット線44とが交差する交点にそれぞれ設けられている。メモリセル42は、磁気抵抗素子45を含む。磁気抵抗素子45は、反転可能な自発磁化を有しており、その自発磁化の方向に従ってデータを保持する。磁気抵抗素子45の
15 各々は、ワード線43とビット線44の間に介設されている。

ワード線43は、Xセレクトラ46に接続されている。Xセレクトラ46は、書き込み動作時及び読み出し動作時に、ワード線43のうちから
20 1つを選択ワード線として選択する。Xセレクトラ46は、X側電流源回路47に接続されている。X側電流源回路47は、書き込み電流 I_x を生成して、選択書き込みワード線に供給する。

ビット線44は、Yセレクトラ48に接続されている。Yセレクトラ48は、書き込み動作時及び読み出し動作時に、複数のビット線44のうちから1つを選択ビット線として選択する。Y
25 セレクトラ48は、Y側電流源回路49とセンス

ンプ 50 とに接続されている。Y 側電流源回路 49 は、書き込み電流 I_y を生成し、生成した書き込み電流 I_y を選択ビット線に供給する。センスアンプ 50 は、読み出し動作時に選択ビット線に接続され、磁気抵抗素子 45 を流れる電流からメモリセル 42 に記憶されているデータを判別する。

図 15 は、メモリセル 42 の構造を示す断面図である。図 15 を参照して、基板 51 の上に、層間絶縁膜 52 が形成されている。層間絶縁膜 52 の上には、ビット線 44 が形成される。上述のように、ビット線 44 は、Y 軸方向に延伸する。ビット線 44 は、コンタクト 53 を介して、各メモリセル 42 の磁気抵抗素子 45 に接続されている。

磁気抵抗素子 45 は、図 6 に示される磁気抵抗素子 7 と同一の断面構造を有している。即ち、磁気抵抗素子 45 は、+X 方向に固定された自発磁化を有するピン層 26 と、+X 方向及び-X 方向に反転可能な自発磁化を有するフリー層 27 と、ピン層 27 とフリー層 27 との間に介設されている絶縁バリア 28 を備えている。図 16 に示されるように、磁気抵抗素子 45 は、実質的に楕円の平面形状を有する。磁気抵抗素子 45 の長軸は、X 軸方向に平行である。このような構造は、磁気抵抗素子 45 に、ピン層 26 及びフリー層 27 の自発磁化の方向が X 軸方向になるような異方性を与える。

図 1 5 に示されるように、積層フェリ構造体 5 5 は、コンタクト 5 4 を介して磁気抵抗素子 4 5 上に設けられ、それに接続されている。積層フェリ構造体 5 5 は、コンタクト 5 6 を介して、ワード線 4 3 に接続されている。上述のように、ワード線 4 3 は、X 軸方向に延設されている。

積層フェリ構造体 5 5 は、図 4 A から 4 C に示される積層フェリ構造体 3 0 と同一の断面構造を有している。積層フェリ構造体 5 5 は、第 1 磁性層 3 1 と、第 2 磁性層 3 3 と、第 1 磁性層 3 1 と第 2 磁性層 3 3 との間に介設されている非磁性スペーサ層 3 2 とを含む。非磁性スペーサ層 3 2 の膜厚は、第 1 磁性層 3 1 と第 2 磁性層 3 3 とが反強磁性的に結合するように選択される。但し、図 1 6 に示されるように、積層フェリ構造体 5 5 の平面構造は、積層フェリ構造体 3 0 の平面構造と異なる。積層フェリ構造体 5 5 は、実質的に楕円の平面形状を有しており、積層フェリ構造体 5 5 の長軸は、X 軸方向に平行である。積層フェリ構造体 5 5 の形状の異方性は、積層フェリ構造体 5 5 の磁場-磁化特性に異方性を与える。積層フェリ構造体 5 5 の形状の異方性は、積層フェリ構造体 5 5 の第 1 磁性層 3 1 と第 2 磁性層 3 3 とがそれぞれに有する自発磁化の方向を X 軸方向に向きやすくし、Y 軸方向には向きにくくする。但し、第 1 磁性層 3 1 と第 2 磁性層 3 3 とは、反強磁性的

に結合されているため、第1磁性層31と第2
磁性層33との自発磁化は、互いに反平行（a
n t i - p a r a l l e l）である。自発磁化
が向きやすい方向は、容易軸方向と呼ばれ、自
5 発磁化が向きにくい方向は、困難軸方向と呼ば
れる。第2実施例では、容易軸方向は、X軸方
向であり、困難軸方向は、Y軸方向である。

図17Aから17Cは、積層フェリ構造体5
5の磁場－磁化特性を示す。図17Aに示され
10 るように、困難軸方向（Y軸方向）に外部磁場
H h a r d が印加される場合、積層フェリ構造
体55は、外部磁場H h a r d に対して線形な
磁場－磁化特性を示す。一方、図17Bに示さ
れるように、容易軸方向（X軸方向）に外部磁
15 場H e a s y が印加される場合、積層フェリ構
造体55は、外部磁場H e a s y が閾値磁場H t
を超えるか否かに応じて、異なる振る舞いを示
す。外部磁場H e a s y が閾値磁場H t 未満であ
る場合、積層フェリ構造体55の内部の反強磁
20 性的な結合が壊れないために磁化が誘起されに
くく、積層フェリ構造体55の磁場は実質的に
0になる。一方、閾値磁場H t において積層フ
ェリ構造体55の磁化は不連続的に増加し、外
部磁場H e a s y が閾値磁場H t を超えている領
25 域では、積層フェリ構造体55の磁化は、外部
磁場H e a s y に対して線形に増加する。図1
7Bは、積層フェリ構造体55の理想的な特性
を示している。しかし、積層フェリ構造体55

の異方性を高くすることにより、このような理想的な特性に近い特性を積層フェリ構造体 55 に与えることが可能である。困難軸方向と容易軸方向との間の方向（中間方向）に、外部磁場 H_{mid} が印加される場合、図 17 C に示されるように、積層フェリ構造体 55 は、図 17 A と図 17 B とに示される磁場－磁化特性とが折衷された磁場－磁化特性を示す。中間方向に閾値磁場 H_t より小さい外部磁場 H_{mid} が印加される場合、積層フェリ構造体 55 は、微少に、且つ、外部磁場 H_{mid} に対して線形に磁化が誘起される。閾値磁場 H_{tmid} において、積層フェリ構造体 55 の磁化は、不連続的に増大し、外部磁場 H_{mid} が閾値磁場 H_{tmid} を超えている領域では、積層フェリ構造体 55 の磁化は、外部磁場 H_{mid} に対して線形に増加する。閾値磁場 H_{tmid} を超えている領域における積層フェリ構造体 55 の磁化の増加率は、閾値磁場 H_{tmid} 未満の領域における積層フェリ構造体 55 の磁化の増加率よりも大きい。中間方向の磁場－磁化特性の閾値磁場 H_t は、容易軸方向の磁場－磁化特性の閾値磁場 H_t よりも小さくなる。中間方向の磁場－磁化特性の閾値磁場 H_t は、外部磁場の方向が、容易軸方向から離れるほど小さくなる。従って、外部磁場 H_{mid} に対する閾値磁場 H_t の軌跡（ H_t 曲線）は、図 19 A から 19 C に示されるような形状になる。

第 1 実施例と同様に、磁場が閾値磁場 H_t よ

りも大きい領域が、線形磁化領域と定義され、
磁場が閾値磁場 H_t よりも小さい領域が、非線
形磁化領域と定義される。但し、困難軸方向に
磁場が印加される場合には、磁場の大きさに関
5 わらず磁化が磁場に対して線形に増加するので、
困難軸方向についての閾値磁場 H_t は、0 であ
るとされる。即ち、困難軸方向については、任
意の大きさの磁場が線形磁化領域にある。

第2実施例では、上述の特性を有する積層フ
10 ェリ構造体55の作用により、選択メモリセル
の選択性が向上されている。以下、その詳細が
説明される。

図14を参照して、第2実施例によるMRA
Mの書き込み動作は、選択メモリセルの選択で
15 開始される。Xセクタ46により、ワード線
43のうちの1つが選択ワード線として選択さ
れ、Yセクタ48により、ビット線44のう
ちの1つが選択ビット線として選択される。メ
モリセル42のうち、選択ワード線と選択ビッ
20 ト線とが交差する点のメモリセルが、選択メモ
リセルとして選択される。第1実施例と同様に、
メモリセル42のうち、選択ビット線に接続さ
れているが、選択ワード線には接続されていな
い非選択メモリセルは、ビット線選択ワード線
25 非選択メモリセルと記載され、選択ワード線と
は接続されているが、選択ビット線とは接続さ
れていない非選択メモリセルは、ワード線選択
ビット線非選択メモリセルと記載される。選択

ワード線と選択ビット線の選択の後、選択ワード線には、X側電流源回路47によって書き込み電流 I_x が+X方向に流され、選択ビット線には、Y側電流源回路49によって書き込み電流 I_y が+Y方向又は-Y方向に流される。書き込み電流 I_y の向きは、選択メモリセルに書き込まれるデータに応じて定められる。

図18を参照して、+X方向に流れる書き込み電流 I_x により、ワード線選択ビット線非選択メモリセルの磁気抵抗素子45には、+Y方向の磁場 H_{1y} が印加される。更に、+Y方向（又は-Y方向）に流れる書き込み電流 I_y により、ビット線選択ワード線非選択メモリセルの磁気抵抗素子45には、-X方向（又は+X方向）の磁場 H_{1x} が印加される。更に、選択メモリセルの磁気抵抗素子45には、上述の磁場 H_{1x} と磁場 H_{1y} との合成磁場 H_{1xy} が印加される。磁気抵抗素子45と積層フェリ構造体55とが、ワード線43とビット線44との間に設けられている。このため、積層フェリ構造体55は、書き込み電流 I_x 及び書き込み電流 I_y が流されたときに、ワード線選択ビット線非選択メモリセル、ビット線選択ワード線非選択メモリセル、及び選択メモリセルの磁気抵抗素子45に印加される磁場を弱める作用を有する。

以下に、ワード線選択ビット線非選択メモリセルについて説明する。

図18を参照して、選択ワード線に+X方向

に流れる書き込み電流 I_x は、ワード線選択ビット線非選択メモリセルの磁気抵抗素子 45 に、
+Y 方向の磁場 H_{1y} を印加する。更に、書き込み電流 I_x は、ワード線選択ビット線非選択メモリセルに対応して設けられた積層フェリ構造体 55 に +Y 方向の磁場 H_{2y} を印加する。磁場 H_{2y} の印加により、積層フェリ構造体 55 には、+Y 方向に磁場 M_y が誘起される。積層フェリ構造体 55 に誘起される磁化 M_y は、ワード線
10 選択ビット線非選択メモリセルの磁気抵抗素子 45 に磁場 H_{3y} を印加する。磁気抵抗素子 45 と積層フェリ構造体 55 とが、選択ワード線の同一の側に位置する場合、磁場 H_{3y} は磁場 H_{1y} と反対の -Y 方向である。従って、積層フェリ
15 構造体 55 は、選択ワード線に書き込み電流 I_x が流されたときに、ワード線選択ビット線非選択メモリセルの磁気抵抗素子 45 に印加される磁場を弱める作用がある。

同様の考察により、ビット線選択ワード線非
20 選択メモリセル、及び選択メモリセルにそれぞれ対応して設けられる積層フェリ構造体 55 が、ビット線選択ワード線非選択メモリセル及び該選択メモリセルの磁気抵抗素子 45 に印加される磁場を弱める作用を有することが理解される。

25 第 2 実施例による M R A M では、上述された積層フェリ構造体 55 の磁場 - 磁化特性を利用して、ワード線選択ビット線非選択メモリセルに含まれる磁気抵抗素子 45 に印加される磁場

が、選択メモリセルに含まれる磁気抵抗素子 4
5 に印加される磁場と比較して、顕著に弱めら
れる。このような動作は、ワード線選択ビット
線非選択メモリセルに対する選択メモリセルの
5 選択性を効果的に高める。以下では、積層フェ
リ構造体 55 の磁場－磁化特性を利用した、選
択メモリセルの選択性の向上の詳細が説明され
る。

図 17 A から 17 C を参照して、第 2 実施例
10 では、選択メモリセルに対応する積層フェリ構
造体 55 と、ワード線選択ビット線非選択メ
モリセルに対応する積層フェリ構造体 55 と、ビ
ット線選択ワード線非選択メモリセルに対応す
る積層フェリ構造体 55 とは、互いに異なる磁
15 場－磁化特性を有している。選択メモリセルに
対応する積層フェリ構造体 55 には、選択ビッ
ト線に流れる書き込み電流 I_y によって生成さ
れる X 軸方向（容易軸方向）の磁場 H_{2x} と、選
択ワード線に流れる書き込み電流 I_x によって
20 生成される Y 軸方向（困難軸方向）の磁場 H_{2y}
との合成磁場 H_{2xy} が印加される。従って、選
択メモリセルに対応する積層フェリ構造体 55
には、中間方向に磁場が印加されることになる。
ゆえに、選択メモリセルに対応する積層フェリ
25 構造体 55 は、図 17 C に示された磁場－磁化
特性を有する。

一方、ワード線選択ビット線非選択メモリセ
ルに対応する積層フェリ構造体 55 には、Y 軸

方向（困難軸方向）の磁場 H_{2y} のみが印加されるから、ワード線選択ビット線非選択メモリセルに対応する積層フェリ構造体 55 は、図 17 A に示された磁場－磁化特性を有する。更に、

5 ビット線選択ワード線非選択メモリセルに対応する積層フェリ構造体 55 には、X 軸方向（容易軸方向）の磁場 H_{2x} のみが印加されるから、ビット線選択ワード線非選択メモリセルに対応する積層フェリ構造体 55 は、図 17 B に示された磁場－磁化特性を有する。かかる特性を積層フェリ構造体 55 が有する場合、書き込み電流 I_x 、 I_y の大きさを、下記条件式（6－1）、（6－2）を満足するように定めることにより、

10 ワード線選択ビット線非選択メモリセルに対応する積層フェリ構造体 55 のみに大きな磁化を誘起させることが可能である。

$$H_{2x} < H_{teasy} \quad (6-1)$$

$$H_{2xy} < H_{tmid} \quad (6-2)$$

ここで、 H_{teasy} は、容易軸方向についての閾値であり、 H_{tmid} は、合成磁場 H_{2xy} の方向（中間方向）についての閾値である。

20

ワード線選択ビット線非選択メモリセルに対応する積層フェリ構造体 55 には、困難軸方向（Y 軸方向）に磁場 H_{2y} が印加される。即ち、

25 図 17 B に示されるように、磁場 H_{2y} は、線形磁化領域にある。従って、図 17 A から理解されるように、ワード線選択ビット線非選択メモリセルに対応する積層フェリ構造体 55 には、

磁場 H_{2y} に対して線形的に増加する磁化 M_y が誘起される。

一方、式 (6-1) に示されるように、ビット線選択ワード線非選択メモリセルに対応する積層フェリ構造体 55 には、閾値磁場 H_{teasy} より小さい磁場 H_{2x} が容易軸方向 (X 軸方向) に印加される。即ち、図 19C に示されるように、磁場 H_{2x} は、非線形磁化領域にある。従って、図 17B から理解されるように、選択メモリセルに対応する積層フェリ構造体 55 に誘起される磁化 M_x は、極めて小さい。更に、式 (6-2) に示されるように、選択メモリセルに対応する積層フェリ構造体 55 には、閾値磁場 H_{tmid} より小さい磁場 H_{2xy} が中間方向に印加される。即ち、図 19A に示されるように、磁場 H_{2xy} は、非線形磁化領域にある。従って、選択メモリセルに対応する積層フェリ構造体 55 に誘起される磁化 M_{xy} は、極めて小さい。

以上の考察から、式 (6-1)、(6-2) を満足することにより、下記式 (7) が成立することが理解される：

$$\begin{aligned} M_y / H_{2y} &\gg M_x / H_{2x} (\approx 0), \\ M_y / H_{2y} &\gg M_{xy} / H_{2xy} (\approx 0), \end{aligned} \quad (7)$$

式 (7) は、ワード線選択ビット線非選択メモリセルに対応する積層フェリ構造体 55 の実効的な磁化率 $\chi_y (= M_y / H_{2y})$ が、選択メモリセル及びビット線選択ワード線非選択メモリセルに対応する積層フェリ構造体 55 の実効的な

磁化率 χ_{xy} ($= M_{xy} / H_{2xy}$)、 χ_x ($= M_x / H_{2x}$) より、顕著に大きいことを意味している。

積層フェリ構造体 55 により磁気抵抗素子 45 に印加される磁場は、積層フェリ構造体 55
5 に誘起される磁化の大きさに比例する。従って、式 (7) は、ワード線選択ビット線非選択メモリセルに対応する積層フェリ構造体 55 には、選択メモリセル及びビット線選択ワード線非選択メモリセルに対応する積層フェリ構造体 55
10 よりも顕著に大きな磁場が磁気抵抗素子 45 に印加されることを表わしている。このとき、 H_{teasy} 、 H_{thard} 、 H_{tmid} は、閾値関数として機能する。

上述のように、積層フェリ構造体 55 により
15 磁気抵抗素子 45 に印加される磁場は、書き込み電流 I_x 、 I_y により磁気抵抗素子 45 に印加される磁場を弱める方向に働くから、図 20 に示されるように、ワード線選択ビット線非選択メモリセルに含まれる磁気抵抗素子 45 に印加
20 される磁場 H_{us1} は、選択メモリセルに含まれる磁気抵抗素子 45 に印加される磁場 H_s よりも顕著に弱められる。これにより、ワード線選択ビット線非選択メモリセルに対する選択メモリセルの選択性が効果的に向上されている。但
25 し、上記の選択性の向上の原理から理解されるように、第 2 実施例による MRAM では、ビット線選択ワード線非選択メモリセルに対する選択メモリセルの選択性は、向上されない。

以上説明したように、第2実施例によるMRAMでは、ワード線選択ビット線非選択メモリセルに含まれる磁気抵抗素子45に印加される磁場が、選択メモリセルに含まれる磁気抵抗素子45に印加される磁場に比べて、顕著に弱められる。これにより、ワード線選択ビット線非選択メモリセルに対する選択メモリセルの選択性が相対的に向上されている。

第2実施例において、積層フェリ構造体55の長軸をY軸方向に平行にすることにより、ビット線選択ワード線非選択メモリセルに対する選択メモリセルの選択性の変わりに、ワード線選択ビット線非選択メモリセルに対する選択メモリセルの選択性を向上することも可能である。

但し、本実施例のように、積層フェリ構造体55の長軸をX軸方向に平行にすることが好ましい。上述されているように、磁気抵抗素子45のピン層26とフリー層28との自発磁化は、X軸方向に向けられる。ピン層26とフリー層28との自発磁化をX軸方向に向けるのは、MRAMの製造工程の途中で、外部磁場をX軸方向に印加することによって行われる。X軸方向への外部磁場の印加は、積層フェリ構造体55にX軸方向の異方性を与え、積層フェリ構造体55の容易軸方向の磁場-磁化特性を、図14Bに示される理想的な特性に近づける。これは、ワード線選択ビット線非選択メモリセルに対する選択メモリセルの選択性を向上する上で極め

て好適である。

[第 3 実 施 例]

次に、図 2 1 と図 2 2 を参照して、本発明の第 3 実施例による M R A M について説明する。

- 5 第 3 実施例による M R A M は、図 2 1 及び図 2 2 に示されるように、磁気抵抗素子 4 5 と積層フェリ構造体 5 5 の配置が変更される。図 2 1 に示されるように、メモリセル 4 2 の断面構造において、磁気抵抗素子 4 5 と積層フェリ構造体 5 5 との位置が交換される。更に、図 2 2 に示されるように、積層フェリ構造体 5 5 は実質的に楕円の平面形状を有する。積層フェリ構造体 5 5 の長軸は、X 軸に対して角 θ だけ傾けられる。 θ は、典型的には、 45° である。第 3
- 10 実施例による M R A M の他の部分の構造は、第 2 実施例と同一である。第 3 実施例による M R A M の回路は、図 1 4 に示される第 2 実施例による M R A M の回路と同一である。図 2 3 A から 2 3 C に示されるように、積層フェリ構造体
- 20 5 5 が X 軸に対して θ だけ傾けられていることにより、積層フェリ構造体 5 5 の容易軸方向及び困難軸方向も角 θ だけ傾けられる。積層フェリ構造体 5 5 の容易軸方向は、+ X 方向に対して角 θ をなす方向であり、積層フェリ構造体 5
- 25 5 の困難軸方向は、+ Y 方向に対して角 θ をなす方向である。ここで、図 2 3 A から 2 3 C に示される H_x は、+ X 方向の磁場であり、 H_y は、+ Y 方向の磁場であり、 H_{easy} は、容易軸

方向の磁場であり、 H_{hard} は、困難軸方向の磁場である。積層フェリ構造体 55 は、容易軸方向に磁場が印加されたとき、閾値磁場 H_t が最も大きくなり、困難軸方向に磁場が印加されたとき、閾値磁場 H_t は、実質的に 0 である。第 2 実施例と同様に、積層フェリ構造体 55 は、図 17 A から 17 C に示されるように容易軸方向、困難軸方向、及び中間方向に対して異なる磁場－磁化特性を示す。

10 このような積層フェリ構造体 55 の特性を利用して、第 3 実施例による M R A M の書き込み動作では、ワード線選択ビット線非選択メモリセルとビット線選択ワード線非選択メモリセルとの両方に対する選択メモリセルの選択性が向上される。

15 第 3 実施例による M R A M では、下記のいずれかの条件を満たすように、選択ワード線及び選択ビット線に、それぞれ書き込み電流 I_x 、及び I_y が流される。

20 条件 A :

 選択ワード線には、+ X 方向の書き込み電流 I_x が流され、

 選択ビット線には、+ Y 方向の書き込み電流 I_y が流される。

25 条件 B :

 選択ワード線には、- X 方向の書き込み電流 I_x が流され、

 選択ビット線には、- Y 方向の書き込み電流

I_y が流される。条件 A、B のいずれが選択されるかは、書き込まれるデータに応じて決定される。本実施例では、選択メモリセルに " 0 " を書き込む場合に、条件 A が選択され、選択メモリセルに " 1 " を書き込む場合に、条件 B が選択されるとする。書き込み電流 I_x 及び書き込み電流 I_y が流れることにより、ワード線選択ビット線非選択メモリセル、ビット線選択ワード線非選択メモリセル、及び選択メモリセルに含まれる磁気抵抗素子 45 には、磁場が印加される。第 2 実施例で説明されたように、磁気抵抗素子 45 と積層フェリ構造体 55 とが、ワード線 43 とビット線 44 との間に位置するので、積層フェリ構造体 55 は、書き込み電流 I_x 及び書き込み電流 I_y が流されたときにワード線選択ビット線非選択メモリセル、ビット線選択ワード線非選択メモリセル、及び選択メモリセルの磁気抵抗素子 45 に印加される磁場を弱める作用を有する。

第 3 実施例による M R A M では、上述された積層フェリ構造体 55 の磁場 - 磁化特性を利用して、ワード線選択ビット線非選択メモリセル及びビット線選択ワード線非選択メモリセルに含まれる磁気抵抗素子 45 に磁場が印加される。このときの磁場は、選択メモリセルに含まれる磁気抵抗素子 45 に印加される磁場に比べて、顕著に弱められる。このような動作は、ワード線選択ビット線非選択メモリセル及びビット線

選択ワード線非選択メモリセルの両方に対する
選択メモリセルの選択性を効果的に高める。以
下では、積層フェリ構造体 55 の磁場－磁化特
性を利用した、選択メモリセルの選択性の向上
5 が詳細に説明される。

以下では、選択メモリセルに " 0 " を書き込
む場合について説明する。選択メモリセルに "
0 " を書き込む場合には、+ X 方向の書き込み
電流 I_x により、ワード線選択ビット線非選択
10 メモリセルに対応する積層フェリ構造体 55 に、
+ Y 方向に磁場 H_{2y} が印加される。図 23B に
示されるように、磁場 H_{2y} は、容易軸方向と困
難軸方向の間の中間方向を向く。更に、+ Y 方
向の書き込み電流 I_y により、ビット線選択ワ
ード線非選択メモリセルに対応する積層フェリ
15 構造体 55 は、+ X 方向に磁場 H_{2x} が印加され
る。図 23C に示されるように、磁場 H_{2x} は、
容易軸方向と困難軸方向の間の中間方向を向く。
選択メモリセルに対応する積層フェリ構造体 5
20 5 には、+ X 方向の磁場 H_{2x} と + Y 方向の磁場
 H_{2y} の合成磁場 H_{2xy} が印加される。書き込み
電流 I_x と書き込み電流 I_y の大きさは、選択メ
モリセルに対応する磁気抵抗素子 55 に印加さ
れる合成磁場 H_{2xy} の方向と、磁気抵抗素子 5
25 5 の容易軸方向とが実質的に一致するように、
即ち、合成磁場 H_{2xy} が、実質的に、X 軸方向
と角 θ をなす方向に向くように決定される。

このように書き込み電流 I_x と書き込み電流

I_y の大きさが決定される場合、図23Aに示されるように、選択メモリセルに対応する積層フェリ構造体55には容易軸方向に向く合成磁場 H_{2xy} が印加される。従って、選択メモリセルに対応する積層フェリ構造体55は、図17Bに示された磁場－磁化特性を示す。一方、ワード線選択ビット線非選択メモリセルに対応する積層フェリ構造体55には、中間方向の磁場 H_{2y} のみが印加される。従って、ワード線選択ビット線非選択メモリセルに対応する積層フェリ構造体55は、図17Cに示された磁場－磁化特性を示す。

同様に、ビット線選択ワード線非選択メモリセルに対応する積層フェリ構造体55には、中間方向の磁場 H_{2x} のみが印加される。従って、ビット線選択ワード線非選択メモリセルに対応する積層フェリ構造体55は、図17Cに示された磁場－磁化特性を示す。このとき、選択メモリセルの選択性を向上するために、書き込み電流 I_x と書き込み電流 I_y とは、下記条件(8-1)、(8-2)、(8-3)を満足するように決定される。

$$H_{2x} > H_{tx}, \quad (8-1)$$

$$H_{2y} > H_{ty}, \quad (8-2)$$

$$H_{2xy} < H_{teasy} \quad (8-3)$$

ここで、 H_{teasy} は、容易軸方向についての閾値であり、 H_{tx} は、磁場 H_{2x} の方向(中間方向)

についての閾値であり、 H_{ty} は、磁場 H_{2y} の方向（中間方向）についての閾値である。合成磁場 H_{2xy} の大きさは、磁場 H_{2x} 及び磁場 H_{2y} の大きさより大きい。容易軸方向についての閾値磁場 H_{teasy} は、中間方向についての閾値磁場 H_{tx} 、 H_{ty} よりも大きいため、式（８－１）～（８－３）を満足するように書き込み電流 I_x と書き込み電流 I_y とを決定することは可能である。

式（８－１）によれば、ビット線選択ワード線非選択メモリセルに対応する積層フェリ構造体 ５５には、閾値磁場 H_{tx} より大きい磁場 H_{2x} が中間方向に印加される。即ち、図 ２３Ｃに示されるように、磁場 H_{2x} は、線形磁化領域にある。従って、図 １７Ｃから理解されるように、ビット線選択ワード線非選択メモリセルに対応する積層フェリ構造体 ５５には、磁場 H_{2x} に対して線形的に増加する磁化 M_x が生成される。

同様に、式（８－２）によれば、ワード線選択ビット線非選択メモリセルに対応する積層フェリ構造体 ５５には、閾値磁場 H_{ty} より大きい磁場 H_{2y} が中間方向に印加される。即ち、図 ２３Ｂに示されるように、磁場 H_{2x} は、線形磁化領域にある。従って、図 １４Ｃから理解されるように、ワード線選択ビット線非選択メモリセルに対応する積層フェリ構造体 ５５には、磁場 H_{2y} に対して線形的に増加する磁化 M_y が誘起される。

一方、式（８－３）に示されるように、選択メモリセルに対応する積層フェリ構造体５５には、閾値磁場 H_{teasy} より小さい合成磁場 H_{2xy} が容易軸方向に印加される。即ち、図２３Ａに示されるように、合成磁場 H_{2xy} は、非線型磁化領域にある。従って、選択メモリセルに対応する積層フェリ構造体５５に誘起される磁化 M_{xy} は、極めて小さい。

以上の考察から、式（８－１）～（８－３）を満足することにより、下記式（９）が成立することが理解される：

$$\begin{aligned} M_x / H_{2x} &\gg M_{xy} / H_{2xy} (\approx 0), \\ M_y / H_{2y} &\gg M_{xy} / H_{2xy} (\approx 0), \end{aligned} \quad (9)$$

式（９）は、ビット線選択ワード線非選択メモリセルとワード線選択ビット線非選択メモリセルとにそれぞれ対応する積層フェリ構造体５５の実効的な磁化率 $\chi_x (= M_x / H_{2x})$ 、 $\chi_y (= M_y / H_{2y})$ が、選択メモリセルに対応する積層フェリ構造体５５の実効的な磁化率 $\chi_{xy} (= M_{xy} / H_{2xy})$ よりも顕著に大きいことを意味している。

積層フェリ構造体５５が磁気抵抗素子４５に印加する磁場は、積層フェリ構造体５５に誘起される磁化の大きさに比例するから、式（９）は、ビット線選択ワード線非選択メモリセルとワード線選択ビット線非選択メモリセルとにそれぞれ対応する積層フェリ構造体５５は、選択メモリセルに対応する積層フェリ構造体５５よ

りも顕著に大きな磁場を磁気抵抗素子 4 5 に印加することを意味している。

上述のように、積層フェリ構造体 5 5 により磁気抵抗素子 4 5 に印加される磁場は、書き込み電流 I_x 、 I_y により磁気抵抗素子 4 5 に印加される磁場を弱める方向に働く。従って、図 2 4 A に示されるように、ワード線選択ビット線非選択メモリセルに含まれる磁気抵抗素子 4 5 に印加される磁場 H_{us1} と、ビット線選択ワード線非選択メモリセルに含まれる磁気抵抗素子 4 5 に印加される磁場 H_{us2} は、選択メモリセルに含まれる磁気抵抗素子 4 5 に印加される磁場 H_s に比べて、顕著に弱められる。

選択メモリセルに " 0 " を書き込む場合についても、選択メモリセルに " 0 " を書き込む場合と同様の考察により、図 2 4 B に示されるように、ワード線選択ビット線非選択メモリセルに含まれる磁気抵抗素子 4 5 に印加される磁場 H_{us1} と、ビット線選択ワード線非選択メモリセルに含まれる磁気抵抗素子 4 5 に印加される磁場 H_{us2} とは、選択メモリセルに含まれる磁気抵抗素子 4 5 に印加される磁場 H_s に比べて、顕著に弱められることが理解される。

以上に述べられたように、第 3 実施例では、ワード線選択ビット線非選択メモリセルに含まれる磁気抵抗素子 4 5 に印加される磁場 H_{us1} と、ビット線選択ワード線非選択メモリセルに含まれる磁気抵抗素子 4 5 に印加される磁場 H

us2とが、選択メモリセルに含まれる磁気抵抗素子45に印加される磁場Hsに比べて、顕著に弱められる。これにより、選択メモリセルの選択性が効果的に向上されている。

- 5 第3実施例において、選択メモリセルに対応する積層フェリ構造体55に印加される合成磁場H_{2xy}の方向は、容易軸方向に完全に一致することを要求されない。合成磁場H_{2xy}の方向は、中間方向に向くことも可能である。但し、
- 10 合成磁場H_{2xy}の方向は、磁場H_{2x}及び磁場H_{2y}の方向よりも、容易軸方向に近いことが要求される。更に、合成磁場H_{2xy}は、式(8-3)の代わりに、式(8-3)'を満足することが要求される：

- 15 $H_{2xy} < H_{txy}, \quad (8-3)'$
- ここで、H_{txy}は、合成磁場H_{2xy}の方向における積層フェリ構造体55の閾値である。式(8-3)は、合成磁場H_{2xy}が非線型磁化領域にあり、従って、選択メモリセルに対応する積層
- 20 フェリ構造体55に誘起される磁化M_{xy}が小さいことを意味している。

[第4実施例]

- 図25は、本発明の第4実施例によるMRAMの断面構造を示す。第4実施例によるMRAM
- 25 Mは、第1実施例と同様に、各メモリセル2にMOSトランジスタ6が設けられた構造を有しており、第4実施例によるMRAMの回路構成は、図4に示される第1実施例における回路構

成と同一である。第 4 実施例による M R A M は、
第 1 実施例による M R A M とは、図 5 に示され
た第 1 実施例による M R A M の積層フェリ構造
体 3 0 が、第 2 実施例及び第 3 実施例の積層フ
5 エリ構造体 5 5 に置換されている点において、
異なる。第 1 実施例の積層フェリ構造体 3 0 が
x y 平面において等方的な特性を有しているのに
対し、第 4 実施例で使用する積層フェリ構造
体 5 5 は、図 2 6 に示されるように、実質的に
10 楕円の平面形状を有しており、X - Y 平面にお
いて異方的特性を有している。第 3 実施例と同
様に、積層フェリ構造体 5 5 の長軸は、X 軸に
対して角 θ だけ傾けられている。 θ は、典型的
には、 45° である。積層フェリ構造体 5 5 が
15 X 軸に対して θ だけ傾けられていることにより、
積層フェリ構造体 5 5 の容易軸方向及び困難軸
方向も角 θ だけ傾けられる。積層フェリ構造体
5 5 の容易軸方向は、+ X 方向に対して角 θ を
なす方向であり、積層フェリ構造体 5 5 の困難
20 軸方向は、+ Y 方向に対して角 θ をなす方向で
ある。

第 4 実施例による M R A M では、積層フェリ
構造体 5 5 の特性を利用して、選択メモリセル
の磁気抵抗素子 7 に印加される磁場が選択的に
25 強化され、これにより、選択メモリセルの選択
性が向上される。以下、その詳細が説明される。

第 4 実施例による M R A M のデータの書き込
みは、第 1 実施例と同様に、選択書き込みワー

ド線に書き込み電流 I_x を、選択ビット線に書き込み電流 I_y を流すことによって行われる。書き込み電流 I_x 、書き込み電流 I_y を流すことにより、選択メモリセル、ワード線選択ビット線非選択メモリセル、及びビット線選択ワード線非選択メモリセルに含まれる磁気抵抗素子7には、磁場が印加される。書き込み電流 I_x 及び書き込み電流 I_y を流すことにより、積層フェリ構造体55には磁場が印加され、磁化が誘起される。第4実施例によるMRAMでは、第1実施例と同様に、書き込みワード線3とビット線5とが積層フェリ構造体55と磁気抵抗素子7との間に位置するから、積層フェリ構造体55に誘起される磁化は、磁気抵抗素子7に印加される磁場を強化する役割を果たす。

図27Aは、選択メモリセルに対応する積層フェリ構造体55に印加される合成磁場 H_{2xy} を示し、図27Bは、ビット線選択ワード線非選択メモリセルに対応する積層フェリ構造体55に印加される磁場 H_{2x} を示し、図27Cは、ビット線選択ワード線非選択メモリセルに対応する積層フェリ構造体55に印加される磁場 H_{2y} を示している。合成磁場 H_{2xy} は、磁場 H_{2x} と磁場 H_{2y} との合成磁場である。

図27Aに示されるように、書き込み電流 I_x と書き込み電流 I_y との大きさは、選択メモリセルに対応する積層フェリ構造体55に印加される合成磁場 H_{2xy} が積層フェリ構造体55の

困難軸方向に実質的に一致するように定められている。困難軸方向では閾値磁場 H_t は 0 であるから、合成磁場 H_{2xy} は、線形磁化領域にある。選択メモリセルに対応する積層フェリ構造体 55 は、図 17 A に示される磁化－磁場特性を示し、選択メモリセルに対応する積層フェリ構造体 55 には、合成磁場 H_{2xy} によって比較的に大きな磁化 M_{xy} が誘起される。

更に、書き込み電流 I_x と書き込み電流 I_y との大きさは、ビット線選択ワード線非選択メモリセルに対応する積層フェリ構造体 55 に印加される磁場 H_{2x} と、ビット線選択ワード線非選択メモリセルに対応する積層フェリ構造体 55 に印加される磁場 H_{2y} とが下記条件 (10-1)、(10-2) を満足するように選択される：

$$H_{2x} < H_{tx}, \quad (10-1)$$

$$H_{2y} < H_{ty}, \quad (10-2)$$

ここで、 H_{tx} は、磁場 H_{2x} の方向（中間方向）についての閾値であり、 H_{ty} は、磁場 H_{2y} の方向（中間方向）についての閾値である。

式 (10-1) によれば、ビット線選択ワード線非選択メモリセルに対応する積層フェリ構造体 55 には、閾値磁場 H_{tx} より小さい磁場 H_{2x} が中間方向に印加される。即ち、図 27 B に示されるように、磁場 H_{2x} は、非線形磁化領域にある。従って、図 17 C から理解されるように、ビット線選択ワード線非選択メモリセルに

対応する積層フェリ構造体 55 に誘起される磁化 M_x は、極めて小さい。

同様に、式 (10-2) によれば、ワード線選択ビット線非選択メモリセルに対応する積層フェリ構造体 55 には、閾値磁場 H_{ty} より小さい磁場 H_{2y} が中間方向に印加される。即ち、図 27C に示されるように、磁場 H_{2y} は、非線形磁化領域にある。従って、図 17C から理解されるように、ワード線選択ビット線非選択メモリセルに対応する積層フェリ構造体 55 に誘起される磁化 M_y は、極めて小さい。

以上の考察から、式 (10-1)、(10-2) を満足することにより、下記式 (11) が成立することが理解される：

$$\begin{aligned} M_{xy} / H_{2xy} &\gg M_x / H_{2x} (\approx 0) \\ M_{xy} / H_{2xy} &\gg M_y / H_{2y} (\approx 0) \end{aligned} \quad (11)$$

式 (11) は、選択メモリセルに対応する積層フェリ構造体 55 の実効的な磁化率 χ_{xy} ($= M_{xy} / H_{2xy}$) が、ビット線選択ワード線非選択メモリセルとワード線選択ビット線非選択メモリセルの各々に対応する積層フェリ構造体 55 の実効的な磁化率 χ_x ($= M_x / H_{2x}$)、 χ_y ($= M_y / H_{2y}$) よりも顕著に大きいことを意味している。

積層フェリ構造体 55 が磁気抵抗素子 7 に印加する磁場は、積層フェリ構造体 55 に誘起される磁化の大きさに比例するから、式 (11) は、選択メモリセルに対応する積層フェリ構造

体 5 5 は、ビット線選択ワード線非選択メモリセルとワード線選択ビット線非選択メモリセルとにそれぞれ対応する積層フェリ構造体 5 5 よりも、顕著に大きな磁場を磁気抵抗素子 7 に印加することを意味している。

既述のように、積層フェリ構造体 5 5 により磁気抵抗素子 7 に印加される磁場は、書き込み電流 I_x 、 I_y により磁気抵抗素子 7 に印加される磁場を強める方向に生成される。従って、図 2 7 A から 2 7 C に示されるように、選択メモリセルに含まれる磁気抵抗素子 7 に印加される磁場 H_s は、ワード線選択ビット線非選択メモリセルに含まれる磁気抵抗素子 7 に印加される磁場 H_{us1} とビット線選択ワード線非選択メモリセルに含まれる磁気抵抗素子 7 に印加される磁場 H_{us2} とに比べて、顕著に強化される。これにより、選択メモリセルの選択性が効果的に向上されている。

特開 2 0 0 2 - 1 1 0 9 3 8 号公報に記載の従来の M R A M では、コバルトを含有する高飽和磁化ソフト磁性材料及び金属-非金属ナノグラニューラ膜のいずれか一つを含む磁性膜によりワード線またはビット線を、一面を除いて囲まれている。この従来の M R A M は、単に磁場を強くすることを主眼としているに過ぎない。また、上記の磁性膜に代えて、強磁性層/非磁性層/強磁性層の三層膜が用いられると、それら強磁性層間に非磁性層を介して反強磁性的な相

相互作用が働くと述べているが、その構造と作用
についての詳細な記載はない。三層膜は、ワー
ド線またはビット線を、一面を除いて囲むよう
に形成されていると思われる。また、三層膜の
5 磁化の閾値の扱い方、及びその磁化の強さの関
係についての検討はなされていない。本発明で
は、それらについて検討することにより、選択
メモリセルの選択性を向上し、M R A M の書き
込み動作を安定化する技術が提供される。

10

請求の範囲

1. 第1方向に延伸するように設けられた複数の第1信号線と、

前記第1方向に実質的に垂直な第2方向に延伸するように設けられた複数の第2信号線と、

前記複数の第1信号線と前記複数の第2信号線との交差点にそれぞれ設けられた複数のメモリセルと、

前記複数のメモリセルに対してそれぞれ設けられた複数の磁性体構造体と

を具備し、
前記複数のメモリセルの各々は、第1閾値関数を持つ自発磁化層を含む磁気抵抗素子を有し、
前記自発磁化層の自発磁化の方向は、前記第1閾値関数値以上の強度を有する素子印加磁場が印加されたとき反転され、

前記複数の磁性体構造体の各々は、第2閾値関数を有し、構造体印加磁場に応答して磁性体構造体磁場を生成し、前記構造体印加磁場が第2閾値関数値以上の強度を持つとき、前記磁性体構造体磁場として第3磁場を生成し、前記構造体印加磁場が前記第2閾値関数値未満の強度を持つとき、前記磁性体構造体磁場として前記第3磁場より弱い第4磁場を生成し、

第1選択信号線としての前記複数の第1信号線のうちの1つに第1書き込み電流が流されて第1磁場が生成され、第2選択信号線としての前記複数の第2信号線のうちの1つに第2書き込

み電流が流されて第2磁場が生成され、前記第1磁場と前記第2磁場との第1合成磁場は、前記構造体印加磁場として前記磁性体構造体に印加され、

- 5 前記第1選択信号線と前記第2選択信号線との交差点に設けられた選択メモリセルに対して前記第1閾値閾数値以上の強度を有する前記素子印加磁場磁場が印加され、前記選択メモリセル以外の非選択メモリセルの各々には前記第1
- 10 閾値閾数値未満の強度を有する前記素子印加磁場が印加されるように、前記第1合成磁場と前記磁性体構造体磁場との第2合成磁場が前記素子印加磁場として生成される
- 磁気ランダムアクセスメモリ。

15

2. 請求項1に記載の磁気ランダムアクセスメモリにおいて、

- 前記複数の磁性体構造体の各々は、
- 強磁性体で形成される第1磁性層と、
- 20 強磁性体で形成される第2磁性層と、
- 前記第1磁性層と第2磁性層との間に介設された非磁性層と
- を具備する磁気ランダムアクセスメモリ。

- 25 3. 請求項2に記載の磁気ランダムアクセスメモリにおいて、

前記非磁性層は、前記第1磁性層と第2磁性層とが反強磁性的に結合されるような膜厚を有

する

磁気ランダムアクセスメモリ。

4. 請求項2または3に記載の磁気ランダム
5 アクセスメモリにおいて、

前記第2閾値関数は、前記非磁性層の膜厚に
基づいて決定される

磁気ランダムアクセスメモリ。

- 10 5. 請求項2乃至4のいずれかに記載の磁気
ランダムアクセスメモリにおいて、

前記構造体印加磁場が印加されないとき、前
記磁性体構造体により生成される磁性体構造体
磁場の強度は、実質的に0である

- 15 磁気ランダムアクセスメモリ。

6. 請求項1乃至5のいずれかに記載の磁気
ランダムアクセスメモリにおいて、

- 20 前記選択メモリセルに対応する前記磁性体構
造体には、前記第2閾値関数値より大きい強度
を有する前記第1合成磁場が前記構造体印加磁
場として印加され、前記選択メモリセルに対応
する前記磁性体構造体は前記第3磁場を前記磁
性体構造体磁場として生成し、前記第1合成磁
25 場と前記第3磁場の合成磁場が、前記第1閾値
関数値以上の強度を有する前記素子印加磁場と
して前記選択メモリの前記磁気抵抗素子に印加
され、

前記非選択メモリセルの各々に対応する前記磁性体構造体には、前記第2閾値関数値未満の強度を有する前記第1合成磁場が前記構造体印加磁場として印加され、前記非選択メモリセル
5 に対応する前記磁性体構造体は前記第4磁場を前記磁性体構造体磁場として生成し、前記第1合成磁場と前記第4磁場の合成磁場が、前記第1閾値関数値未満の強度を有する前記素子印加磁場として前記選択メモリの前記磁気抵抗素子
10 に印加される
磁気ランダムアクセスメモリ。

7. 請求項1乃至5のいずれかに記載の磁気ランダムアクセスメモリにおいて、
15 前記選択メモリセルに対応する前記磁性体構造体には、前記第2閾値関数値未満の強度を有する前記第1合成磁場が前記構造体印加磁場として印加され、前記選択メモリセルに対応する前記磁性体構造体は前記第4磁場を前記磁性体
20 構造体磁場として生成し、前記第1合成磁場と前記第4磁場の合成磁場が、前記第1閾値関数値以上の強度を有する前記素子印加磁場として前記選択メモリの前記磁気抵抗素子に印加され、
前記非選択メモリセルの各々に対応する前記
25 磁性体構造体には、前記第2閾値関数値以上の強度を有する前記第1合成磁場が前記構造体印加磁場として印加され、前記非選択メモリセルに対応する前記磁性体構造体は前記第3磁場を

前記磁性体構造体磁場として生成し、前記第 1
合成磁場と前記第 3 磁場の合成磁場が、前記第
1 閾値閾数値未満の強度を有する前記素子印加
磁場として前記選択メモリの前記磁気抵抗素子
5 に印加される
磁気ランダムアクセスメモリ。

8. 請求項 6 に記載の磁気ランダムアクセス
メモリにおいて、
10 前記第 1 信号線と前記第 2 信号線とは、前記
複数のメモリセルのうちの対応するメモリセル
と、前記メモリセルに対応する前記磁性体構造
体との間に設けられ、
前記磁性体構造体は、前記第 1 信号線の直接
15 的にまたは間接的に上に設けられている
磁気ランダムアクセスメモリ。

9. 請求項 7 に記載の磁気ランダムアクセス
メモリにおいて、
20 前記複数のメモリセルの各々と、前記メモリ
セルに対応する前記磁性体構造体とは、前記メ
モリセルに対応する前記第 1 信号線と前記メモ
リセルに対応する前記第 2 信号線との間に設け
られている
25 磁気ランダムアクセスメモリ。

10. 請求項 6 又は 8 に記載の磁気ランダム
アクセスメモリにおいて、

前記磁性体構造体は、円形の平面構造を有する

磁気ランダムアクセスメモリ。

- 5 11. 請求項6乃至9のいずれかに記載の磁気ランダムアクセスメモリにおいて、

前記磁性体構造体は、楕円形の平面構造を有する

磁気ランダムアクセスメモリ。

10

12. 請求項11に記載の磁気ランダムアクセスメモリにおいて、

前記磁性体構造体の前記楕円形の長軸は、前記第1方向と前記第2方向以外の方向を向いて

15 いる

磁気ランダムアクセスメモリ。

13. 請求項12に記載の磁気ランダムアクセスメモリにおいて、

- 20 前記磁性体構造体の前記楕円形の長軸は、前記第1方向と前記第2方向の各々に対して45°の方向を向いている

磁気ランダムアクセスメモリ。

- 25 14. 第1方向に延伸するように設けられた複数の第1信号線と、

前記第1方向に実質的に垂直な第2方向に延伸するように設けられた複数の第2信号線と、

記憶されるデータに応じて磁化方向が反転される自発磁化を有する磁気抵抗素子をそれぞれに含み、前記複数の第1信号線と前記複数の第2信号線とが交差する位置のそれぞれに設けられた複数のメモリセルと、

前記複数のメモリセルのそれぞれに対応して設けられ、誘起される磁化によって、対応する前記メモリセルに含まれる前記磁気抵抗素子に磁場を印加する複数の磁性体構造体を備え、

10 前記複数のメモリセルのうち、前記複数の第1信号線のうちから選択された第1選択信号線と、前記複数の第2信号線のうちから選択された第2選択信号線とが交差する交点に対応して設けられているメモリセルを選択メモリセルとし、

15 し、

前記複数の磁性体構造体のうち、前記選択メモリセルに対応する磁性体構造体を選択磁性体構造体とし、

前記第1選択信号線が交差する前記複数のメモリセルのうち、前記選択メモリセル以外のメモリセルを、第1非選択メモリセルとし、

20 モリセルのうち、前記選択メモリセル以外のメモリセルを、第1非選択メモリセルとし、

前記複数の磁性体構造体のうち、前記第1非選択メモリセルに対応する磁性体構造体を、第1非選択磁性体構造体としたとき、

書き込み動作のときに前記第1選択信号線に流れる第1書き込み電流と、前記書き込み動作のときに前記第2選択信号線に流れる第2書き込み電流とによって前記選択磁性体構造体に印

25 書き込み動作のときに前記第1選択信号線に流れる第1書き込み電流と、前記書き込み動作のときに前記第2選択信号線に流れる第2書き込み電流とによって前記選択磁性体構造体に印

加される合成磁場 H_{xy} と、前記合成磁場 H_{xy} により前記選択磁性体構造体に誘起される磁化 M_{xy} と、前記書き込み動作のときに、前記第 1 書き込み電流によって前記第 1 非選択磁性体構造体
 5 体に印加される磁場 H_y と、前記磁場 H_y により前記第 1 非選択磁性体構造体に誘起される磁化 M_y とは、下記関係：

$$M_{xy} / H_{xy} \neq M_y / H_y,$$

を満足する

10 磁気ランダムアクセスメモリ。

15 請求項 14 に記載の磁気ランダムアクセスメモリにおいて、

前記第 2 選択信号線が交差する前記複数のメモリセルのうち、前記選択メモリセル以外のメモリセルを、第 2 非選択メモリセルとし、

前記複数の磁性体構造体のうち、前記第 2 非選択メモリセルに対応する磁性体構造体を第 2 非選択磁性体構造体としたとき、

20 前記合成磁場 H_{xy} と、前記磁化 M_{xy} と、前記書き込み動作のときに、前記第 2 書き込み電流によって前記第 2 非選択磁性体構造体に印加される磁場 H_x と、前記磁場 H_x により前記第 2 非選択磁性体構造体に誘起される磁化 M_x とは、

25 下記関係：

$$M_{xy} / H_{xy} \neq M_x / H_x,$$

を満足する

磁気ランダムアクセスメモリ。

16. 請求項14に記載の磁気ランダムアクセスメモリにおいて、

前記複数の磁性体構造体は、前記第1書き込み電流と前記第2書き込み電流とによって前記選択メモリセルに含まれる前記磁気抵抗素子に印加される磁場と、前記第1書き込み電流によって前記第1非選択メモリセルに含まれる前記磁気抵抗素子に印加される磁場とが強化されるような方向に前記磁化 M_{xy} と前記磁場 M_y とが誘起されるような位置に配置され、

前記磁場 H_y 、前記合成磁場 H_{xy} 、前記磁化 M_y 、及び前記磁化 M_{xy} は、

$M_{xy} / H_{xy} > M_y / H_y$ 、
15 を満足する

磁気ランダムアクセスメモリ。

17. 請求項14に記載の磁気ランダムアクセスメモリにおいて、

20 前記第1信号線と前記第2信号線とは、前記複数の磁性体構造体と前記複数のメモリセルとの間に位置し、

前記磁場 H_y 、前記合成磁場 H_{xy} 、前記磁化 M_y 、及び前記磁化 M_{xy} は、

25 $M_{xy} / H_{xy} > M_y / H_y$ 、
を満足する

磁気ランダムアクセスメモリ。

18. 請求項17に記載の磁気ランダムアクセスメモリにおいて、

前記第2選択信号線が交差する前記複数のメモリセルのうち、前記選択メモリセル以外のメモリセルを、第2非選択メモリセルとし、

前記複数の磁性体構造体のうち、前記第2非選択メモリセルに対応するものを第2非選択磁性体構造体としたとき、

前記合成磁場 H_{xy} と、前記磁化 M_{xy} と、前記書き込み動作のときに前記第2書き込み電流によって前記第2非選択磁性体構造体に印加される磁場 H_x と、

前記磁場 H_x により前記第2非選択磁性体構造体に誘起される磁化 M_x とは、

15 $M_{xy} / H_{xy} > M_x / H_x$ 、

を満足する

磁気ランダムアクセスメモリ。

19. 請求項14に記載の磁気ランダムアクセスメモリにおいて、

前記複数の磁性体構造体は、前記第1書き込み電流と前記第2書き込み電流とによって前記選択メモリセルに含まれる前記磁気抵抗素子に印加される磁場と、前記第1書き込み電流によって前記第1非選択メモリセルに含まれる前記磁気抵抗素子に印加される磁場とが弱められるような方向に前記磁化 M_{xy} と前記磁場 M_y とが誘起されるような位置に配置され、

前記磁場 H_y 、前記合成磁場 H_{xy} 、前記磁化 M_y 、及び前記磁化 M_{xy} は、

$$M_{xy}/H_{xy} < M_y/H_y,$$

を満足する

5 磁気ランダムアクセスメモリ。

20 請求項14に記載の磁気ランダムアクセスメモリにおいて、

10 前記複数の磁性体構造体と前記複数のメモリセルとは、前記第1信号線と前記第2信号線との間に位置し、

前記磁場 H_y 、前記合成磁場 H_{xy} 、前記磁化 M_y 、及び前記磁化 M_{xy} は、

$$M_{xy}/H_{xy} < M_y/H_y,$$

15 を満足する

磁気ランダムアクセスメモリ。

21 請求項20に記載の磁気ランダムアクセスメモリにおいて、

20 前記第2選択信号線が交差する前記複数のメモリセルのうち、前記選択メモリセル以外のメモリセルを、第2非選択メモリセルとし、

25 前記複数の磁性体構造体のうち、前記第2非選択メモリセルに対応するものを第2非選択磁選択構造体としたとき、

前記合成磁場 H_{xy} と、前記磁化 M_{xy} と、前記書き込み動作のときに、前記第2書き込み電流によって前記第2非選択磁選択構造体に印加さ

れる磁場 H_x と、前記磁場 H_x により前記第 2 非選択磁選択構造体に誘起される磁化 M_x とは、

$$M_{xy} / H_{xy} < M_x / H_x,$$

を満足する

5 磁気ランダムアクセスメモリ。

22. 請求項 14 乃至請求項 21 に記載の磁気ランダムアクセスメモリにおいて、

10 前記複数の磁性体構造体のそれぞれは、強磁性体で形成される第 1 磁性層と、強磁性体で形成される第 2 磁性層と、前記第 1 磁性層と第 2 磁性層との間に介設され、前記第 1 磁性層と第 2 磁性層とが反強磁性的に結合するような膜厚を有する非磁性層を含む積層フェ
15 リ構造体である

磁気ランダムアクセスメモリ。

23. 請求項 16 又は 17 に記載の磁気ランダムアクセスメモリにおいて、

20 前記複数の磁性体構造体の各々は、強磁性体で形成される第 1 磁性層と、強磁性体で形成される第 2 磁性層と、前記第 1 磁性層と第 2 磁性層との間に介設され、前記第 1 磁性層と第 2 磁性層とが反強磁性的に結合するような膜厚を有する非磁性層を含む
25 積層フェリ構造体であり、

前記合成磁場 H_{xy} は、前記合成磁場 H_{xy} の方

向における前記積層フェリ構造体の閾値磁場 H_{txy} よりも大きく、

前記磁場 H_y は、前記磁場 H_y の方向における
前記積層フェリ構造体の閾値磁場 H_{ty} よりも小
5 さい

磁気ランダムアクセスメモリ。

24. 請求項18に記載の磁気ランダムアクセスメモリにおいて、

10 前記複数の磁性体構造体の各々は、
強磁性体で形成される第1磁性層と、
強磁性体で形成される第2磁性層と、

前記第1磁性層と第2磁性層との間に介設され、前記第1磁性層と第2磁性層とが反強磁性
15 的に結合するような膜厚を有する非磁性層を含む

積層フェリ構造体であり、

前記合成磁場 H_{xy} は、前記合成磁場 H_{xy} の方向における前記積層フェリ構造体の閾値磁場 H_{txy} よりも大きく、
20

前記磁場 H_x は、前記磁場 H_x の方向における前記積層フェリ構造体の閾値磁場 H_{tx} よりも小さく、

前記磁場 H_y は、前記磁場 H_y の方向における
25 前記積層フェリ構造体の閾値磁場 H_{ty} よりも小さい

磁気ランダムアクセスメモリ。

25. 請求項24に記載の磁気ランダムアクセスメモリにおいて、

前記磁気抵抗素子には、前記磁気抵抗素子が有する自発磁化の方向が、前記第1方向に実質的に一致するように異方性が与えられ、

前記積層フェリ構造体には、前記第1磁性層と前記第2磁性層とが有する自発磁化の方向が、前記第1方向と垂直でない第3方向に向くように異方性が与えられた

10 磁気ランダムアクセスメモリ。

26. 請求項25に記載の磁気ランダムアクセスメモリにおいて、

前記前記第1方向と前記第3方向とがなす角は、実質的に、 45° である

磁気ランダムアクセスメモリ。

27. 請求項25に記載の磁気ランダムアクセスメモリにおいて、

20 前記合成磁場 H_{xy} の方向は、前記第3方向に対して実質的に垂直である

磁気ランダムアクセスメモリ。

28. 請求項19又は20に記載の磁気ランダムアクセスメモリにおいて、

前記複数の磁性体構造体のそれぞれは、強磁性体で形成される第1磁性層と、

強磁性体で形成される第2磁性層と、前記第1

磁性層と第2磁性層との間に介設され、前記第1磁性層と第2磁性層とが反強磁性的に結合するような膜厚を有する非磁性層を含む積層フェリ構造体であり、

- 5 前記合成磁場 H_{xy} は、前記合成磁場 H_{xy} の方向における前記積層フェリ構造体の閾値磁場 H_{txy} よりも小さく、

- 前記磁場 H_y は、前記磁場 H_y の方向における前記積層フェリ構造体の閾値磁場 H_{ty} よりも大きい

磁気ランダムアクセスメモリ。

29. 請求項28に記載の磁気ランダムアクセスメモリにおいて、

- 15 前記磁気抵抗素子には、前記磁気抵抗素子が有する自発磁化の方向が、前記第1方向に実質的に一致するように異方性が与えられ、

- 前記積層フェリ構造体には、前記第1磁性層と前記第2磁性層とが有する自発磁化の方向が
20 前記第1方向に実質的に一致するように異方性が与えられた

磁気ランダムアクセスメモリ。

30. 請求項21に記載の磁気ランダムアクセスメモリにおいて、

前記複数の磁性体構造体のそれぞれは、強磁性体で形成される第1磁性層と、
強磁性体で形成される第2磁性層と、前記第1

磁性層と第2磁性層との間に介設され、前記第1磁性層と第2磁性層とが反強磁性的に結合するような膜厚を有する非磁性層を含む積層フェリ構造体であり、

- 5 前記合成磁場 H_{xy} は、前記合成磁場 H_{xy} の方向における前記積層フェリ構造体の閾値磁場 H_{txy} よりも小さく、

- 前記磁場 H_x は、前記磁場 H_x の方向における前記積層フェリ構造体の閾値磁場 H_{tx} よりも大
10 きく、

前記磁場 H_y は、前記磁場 H_y の方向における前記積層フェリ構造体の閾値磁場 H_{ty} よりも大きい

磁気ランダムアクセスメモリ。

15

31. 請求項30に記載の磁気ランダムアクセスメモリにおいて、

- 前記磁気抵抗素子には、前記磁気抵抗素子が有する自発磁化の方向が、前記第1方向に実質
20 的に一致するように異方性が与えられ、

前記積層フェリ構造体には、前記第1磁性層と前記第2磁性層とが有する自発磁化の方向が、前記第1方向と垂直でない第3方向に向くように異方性が与えられた

- 25 磁気ランダムアクセスメモリ。

32. 請求項21に記載の磁気ランダムアクセスメモリにおいて、

前記合成磁場 H_{xy} の方向は、前記第 3 方向と
実質的に同一である
磁気ランダムアクセスメモリ。

Fig. 1




Fig. 2A




Fig. 2B




Fig. 3A




Fig. 3B




Fig. 3C




Fig. 4




Fig. 5




Fig. 6




Fig. 7A Fig. 7B Fig. 7C




Fig. 8




Fig. 9




Fig. 10A




Fig. 10B




Fig. 11A
選択セル




Fig. 11B
ビット線選択
ワード線非選択セル




Fig. 11C
ワード線選択
ビット線非選択セル




Fig. 12




Fig. 13




Fig. 14




Fig. 15




Fig. 16




Fig. 17A

困難軸方向の磁化特性




Fig. 17B

容易軸方向の磁化特性




Fig. 17C

中間軸方向の磁化特性




Fig. 18




Fig. 19A

選択セル




Fig. 19B


ワード線選択
ビット線非選択セル

Fig. 19C


ビット線選択
ワード線非選択セル

Fig. 20




Fig. 21




Fig. 22




Fig. 23A

選択セル




Fig. 23B


ワード線選択
ビット線非選択セル

Fig. 23C


ビット線選択
ワード線非選択セル

Fig. 24A




Fig. 24B




Fig. 25




Fig. 26




Fig. 27A




Fig. 27B




Fig. 27C




Fig. 28

